一种芯片输入引脚测试方法和装置制造方法及图纸

本发明专利技术提供了一种芯片输入引脚测试方法和装置，所述方法根据控制信号来切换当前芯片所处的模式，并输入激励序列至芯片的待测引脚，而后通过采样单元将待测引脚接收到的数值存储于存储单元中，再通过待测引脚对应的输出引脚(输出功能良好的、与待测引脚对应的另一引脚)输出存储单元的值，并在校验单元将输出的值与预设输出值镜像比较，从而自动校验芯片待测引脚的输入功能是否正常，使得测试在芯片处于裸片阶段下即可进行，相当于整机测试的方式，大大降低了测试成本。此外，输入的激励序列完全可以根据实际需求自定义确认,具有很高的灵活性和故障检测覆盖率。

【技术实现步骤摘要】

本专利技术涉及芯片测试领域，特别涉及一种芯片输入引脚测试方法和装置。
技术介绍
在目前的芯片测试技术中，无法方便地对芯片的引脚进行测试。通常需要等到芯片封装完毕后，在整机软件运行时配置相关序列来对芯片的引脚功能进行完整测试。随着芯片特征工艺尺寸的快速发展，芯片引脚也越来越容易出现良率问题，因而对芯片引脚的测试就成为了芯片测试领域中十分重要一环。如果引脚测试不通过，芯片将无法准确输入或输出数据，将直接影响到芯片的性能使用。如果还是按照现有的测试方法，在整机验证时才能对芯片引脚进行验证，如果引脚出现故障，由于发现问题的时间太晚，此时芯片已经完成封装，重新更换芯片将浪费了大量财力物力，大大提高了成本。
技术实现思路
为此，需要提供一种芯片输入引脚测试的技术方案，用以解决现有的芯片引脚测试方法，只能在芯片安装完后的整机上再对芯片引脚的功能进行测试，导致测试成本高、芯片更换复杂、浪费大量物力财力等问题。为实现上述目的，专利技术人提供了一种芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；所述输出值设置单元用于设置输出预设值；所述模式设置单元用于接收测试信号，让芯片处于测试模式，所述引脚设置单元用于将芯片的待测引脚设置为输入状态；所述激励生成单元用于生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，所述激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；所述模式设置单元还用于接收采样信号，让芯片处于采样模式，所述采样单元用于对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；所述模式设置单元用于接收采样输出信号，让芯片处于采样输出模式，所述输出单元用于将存储单元中存储的采样结果通过输出引脚传输至校验单元，每一待测引脚对应一输出引脚，输出引脚用于输出一位数值；所述校验单元用于判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。进一步地，所述存储单元为寄存器组，所述寄存器组包括多个预设顺序排列的寄存器，每一寄存器用于存储从一个待测引脚上采样的数值。进一步地，所述激励序列为由数值“0”或“1”组成的序列。进一步地，所述校验单元还用于在判定输出单元输出的数值与输出预设值不相同时，标识出输出单元输出的数值与输出预设值两者之间不同数值所在的位数。进一步地，所述芯片的数量为多个，且芯片的型号相同，所述激励生成单元用于生成激励序列，并将生成的激励序列并行传输至相同型号的不同芯片的待测引脚。专利技术人还提供了一种芯片输入引脚测试方法，所述方法应用于芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；所述方法包括以下步骤：输出值设置单元设置输出预设值；模式设置单元接收测试信号，让芯片处于测试模式，引脚设置单元将芯片的待测引脚设置为输入状态；激励生成单元生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；模式设置单元接收采样信号，让芯片处于采样模式，采样单元对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；模式设置单元接收采样输出信号，让芯片处于采样输出模式，输出单元将存储单元中存储的采样结果通过输出引脚传输至校验单元，每一待测引脚对应一输出引脚，输出引脚用于输出一位数值；校验单元判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。进一步地，所述存储单元为寄存器组，所述寄存器组包括多个预设顺序排列的寄存器，每一寄存器用于存储从一个待测引脚上采样的数值。进一步地，所述激励序列为由数值“0”或“1”组成的序列。进一步地，所述方法还包括：校验单元在判定输出单元输出的数值与输出预设值不相同时，标识出输出单元输出的数值与输出预设值两者之间不同数值所在的位数。进一步地，所述芯片的数量为多个，且芯片的型号相同，所述方法包括：激励生成单元生成激励序列，并将生成的激励序列并行传输至相同型号的不同芯片的待测引脚。上述技术方案所述的芯片输入引脚测试方法和装置，所述方法应用于芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；所述方法包括以下步骤：首先输出值设置单元设置输出预设值；而后模式设置单元接收测试信号，让芯片处于测试模式，引脚设置单元将芯片的待测引脚设置为输入状态；而后激励生成单元生成激励序列，并将激励序列传输至芯片的待测引脚；而后模式设置单元接收采样信号，让芯片处于采样模式，采样单元对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；而后模式设置单元接收采样输出信号，让芯片处于采样输出模式，输出单元将存储单元中存储的采样结果通过输出引脚传输至校验单元；而后校验单元判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。这样，在芯片处于未封装的裸片时就能对其引脚进行测试，将会在芯片还未封装时筛选出有引脚存在故障的芯片，减少因发现故障问题太晚而造成不必要的浪费，有效节约测试成本。附图说明图1为本专利技术一实施方式涉及的芯片输入引脚测试装置的示意图；图2为本专利技术另一实施方式涉及的芯片输入引脚测试装置的示意图；图3为本专利技术另一实施方式涉及的自测试电路的示意图；图4为本专利技术一实施方式涉及的芯片输入引脚测试方法的示意图；附图标记说明：101、输出值设置单元；102、模式设置单元；103、引脚设置单元；104、激励生成单元；105、采样单元；106、存储单元；107、输出单元；108、校验单元。具体实施方式为详细说明技术方案的
技术实现思路
、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。请参阅图1，本专利技术一实施方式所述的芯片输入引脚测试装置的示意图。所述芯片包括至少一个待测引脚，所述装置包括输出值设置单元101、模式设置单元102、引脚设置单元103、激励生成单元104、采样单元105、存储单元106、输出单元107和校验单元108。引脚(pin)，又叫管脚，是从集成电路(芯片)内部电路引出与外围电路的接线，所有的引脚就构成了这块芯片的对外接口。所述输出值设置单元101用于设置输出预设值；所述模式设置单元102用于接收测试信号，让芯片处于测试模式，所述引脚设置单元103用于将芯片的待测引脚设置为输入状态；所述激励生成单元104用于生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，所述激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；所述模式设置单元102还用于接收采样信号，让芯片处于采样模式，所述采样单元105用于对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元106中；所述模式设置单元102用于接收采样输出信号，让芯片处于采样输出模式，所述输出单元107用于将存储单元106中存储的采样结果通过输出引脚传输至本文档来自技高网...

【技术保护点】
一种芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，其特征在于，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；所述输出值设置单元用于设置输出预设值；所述模式设置单元用于接收测试信号，让芯片处于测试模式，所述引脚设置单元用于将芯片的待测引脚设置为输入状态；所述激励生成单元用于生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，所述激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；所述模式设置单元还用于接收采样信号，让芯片处于采样模式，所述采样单元用于对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；所述模式设置单元用于接收采样输出信号，让芯片处于采样输出模式，所述输出单元用于将存储单元中存储的采样结果通过输出引脚传输至校验单元，每一待测引脚对应一输出引脚，输出引脚用于输出一位数值；所述校验单元用于判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。

【技术特征摘要】
1.一种芯片输入引脚测试装置，所述芯片包括至少一个待测引脚，其特征在于，所述装置包括输出值设置单元、模式设置单元、引脚设置单元、激励生成单元、采样单元、存储单元、输出单元和校验单元；所述输出值设置单元用于设置输出预设值；所述模式设置单元用于接收测试信号，让芯片处于测试模式，所述引脚设置单元用于将芯片的待测引脚设置为输入状态；所述激励生成单元用于生成激励序列，并将激励序列传输至芯片的待测引脚；生成的激励序列与输出预设值相同，所述激励序列包括至少一位数值，每一待测引脚对应接收激励序列中的一位数值；所述模式设置单元还用于接收采样信号，让芯片处于采样模式，所述采样单元用于对每一待测引脚对应接收的数值进行采样，并将采样结果存储于存储单元中；所述模式设置单元用于接收采样输出信号，让芯片处于采样输出模式，所述输出单元用于将存储单元中存储的采样结果通过输出引脚传输至校验单元，每一待测引脚对应一输出引脚，输出引脚用于输出一位数值；所述校验单元用于判断输出单元输出的数值与输出预设值是否相同，若是则校验通过，否则校验不通过。2.如权利要求1所述的芯片输入引脚测试装置，其特征在于，所述存储单元为寄存器组，所述寄存器组包括多个预设顺序排列的寄存器，每一寄存器用于存储从一个待测引脚上采样的数值。3.如权利要求1或2所述的芯片输入引脚测试装置，其特征在于，所述激励序列为由数值“0”或“1”组成的序列。4.如权利要求1所述的芯片输入引脚测试装置，其特征在于，所述校验单元还用于在判定输出单元输出的数值与输出预设值不相同时，标识出输出单元输出的数值与输出预设值两者之间不同数值所在的位数。5.如权利要求1所述的芯片输入引脚测试装置，其特征在于，所述芯片的数量为多个，且芯片的型号相同，所述激励生成单元用于生成激励序列，并将生成的激励序列并行传输至相同型号的不同芯片的待测引...

【专利技术属性】
技术研发人员：林源晟，
申请(专利权)人：福州瑞芯微电子股份有限公司，
类型：发明
国别省市：福建;35