半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部，所述衬底表面具有隔离层，且所述隔离层覆盖所述鳍部的部分侧壁表面；形成横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在所述栅极结构至少一侧的鳍部内形成第一凹槽；在所述第一凹槽内、以及所述栅极结构至少一侧的鳍部侧壁表面形成轻掺杂外延层，所述轻掺杂外延层内具有掺杂离子；在所述栅极结构两侧的轻掺杂外延层和鳍部内形成源区和漏区。所形成的半导体结构性能改善。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(FinFET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。然而，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺受到了挑战，难以保证鳍式场效应晶体管的性能稳定。
技术实现思路
本专利技术解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构性能改善。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部，所述衬底表面具有隔离层，且所述隔离层覆盖所述鳍部的部分侧壁表面；形成横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在所述栅极结构至少一侧的鳍部内形成第一凹槽；在所述第一凹槽内、以及所述栅极结构至少一侧的鳍部侧壁表面形成轻掺杂外延层，所述轻掺杂外延层内具有掺杂离子；在所述栅极结构两侧的轻掺杂外延层和鳍部内形成源区和漏区。可选的，所述轻掺杂外延层的材料为单晶硅；所述轻掺杂外延层的形成工艺为选择性外延沉积工艺。可选的，所述掺杂离子通过原位掺杂工艺在掺杂入所述轻掺杂外延层内。可选的，所述掺杂离子为P型离子或N型离子。可选的，位于第一凹槽内的轻掺杂位于层厚度大于位于鳍部侧壁的轻掺杂外延层厚度。可选的，所述轻掺杂外延层表面凸出于或齐平于所述鳍部表面。可选的，所述衬底包括第一区域和第二区域，且所述第一区域和第二区域的衬底表面均具有鳍部。可选的，在所述第一区域内，所述轻掺杂外延层内的掺杂离子为P型离子；在所述第二区域内，所述轻掺杂外延层内的掺杂离子为N型离子。可选的，在所述第一区域和第二区域形成轻掺杂外延层的步骤包括：在所述第一区域的栅极结构至少一侧的鳍部内形成第一凹槽；在第一区域的第一凹槽内形成轻掺杂外延层；在第一区域形成轻掺杂外延层之后，在所述第二区域的栅极结构至少一侧的鳍部内形成第一凹槽；在第二区域的第一凹槽内形成轻掺杂外延层。可选的，所述源区和漏区的形成步骤包括：在所述栅极结构两侧的轻掺杂外延层和鳍部内形成第二凹槽；在所述第二凹槽内形成应力层；在所述应力层内掺杂离子。可选的，所述第二凹槽的深度大于所述第一凹槽的深度。可选的，所述应力层的形成工艺为选择性外延沉积工艺；在所述应力层内掺杂离子的工艺为原位掺杂工艺。可选的，在所述第一区域内，所述应力层的材料为硅锗，所述应力层内的掺杂离子为P型离子；在所述第二区域内，所述应力层的材料为碳化硅，所述应力层内的掺杂离子为N型离子。可选的，所述源区和漏区的形成步骤还包括：在所述隔离层、鳍部和栅极结构表面形成复合覆盖层；刻蚀第一区域的复合覆盖层，直至暴露出第一区域栅极结构两侧的轻掺杂外延层和鳍部表面；以所述复合覆盖层为掩膜，在第一区域的栅极结构两侧的轻掺杂外延层和鳍部形成第二凹槽；在所述第一区域的第二凹槽内形成应力层；在第一区域形成应力层之后，刻蚀第二区域的复合覆盖层，直至暴露出第二区域栅极结构两侧的轻掺杂外延层和鳍部表面；以所述复合覆盖层为掩膜，在第二区域的栅极结构两侧的轻掺杂外延层和鳍部形成第二凹槽；在所述第二区域的第二凹槽内形成应力层。可选的，所述复合覆盖层包括氧化硅层、以及位于氧化硅层表面的氮化硅层。可选的，所述栅极结构包括：栅介质层、位于栅介质层表面的栅极层、以及位于栅介质层和栅介质层侧壁表面的偏移侧墙。可选的，所述栅介质层的材料为氧化硅；所述栅极层的材料为多晶硅；所述偏移侧墙的材料为氧化硅、氮化硅或氮氧化硅。可选的，还包括：在形成源区和漏区之前，进行退火工艺，用于激活所述轻掺杂外延层内的掺杂离子。可选的，还包括：在形成所述轻掺杂外延层之后，形成源区和漏区之前，在所述栅极结构的侧壁表面形成侧墙。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的形成方法中，所述轻掺杂外延层作为鳍式场效应晶体管的轻掺杂区。由于在形成所述轻掺杂外延层之前，在所述栅极结构两侧的鳍部内形成第一凹槽，而所述轻掺杂外延层形成于所述第一凹槽内、以及所述栅极结构两侧的鳍部侧壁表面，且所形成的轻掺杂外延层内已具有掺杂离子，从而避免了因离子注入工艺形成轻掺杂区而导致轻掺杂区非晶化的问题。所述轻掺杂外延层能够通过外延工艺形成，且所述掺杂离子能够在外延工艺中掺杂入所述轻掺杂外延层内，从而能够保证所形成的轻掺杂外延层具有整齐的晶格结构。由此能够防止所述轻掺杂外延层与鳍部之间发生晶格失配，避免轻掺杂外延层与鳍部之间产生漏电流，提高所形成的半导体结构的性能。进一步，所述轻掺杂外延层的材料为单晶硅，且所述轻掺杂外延层的形成工艺为选择性外延沉积工艺，因此，所形成的轻掺杂外延层具有整齐的晶格结构，而且所述轻掺杂外延层与鳍部之间不易发生晶格位错，避免轻掺杂外延层与鳍部之间产生漏电流。进一步，所述掺杂离子通过原位掺杂工艺在掺杂入所述轻掺杂外延层内。所述原位掺杂工艺不会破坏所述轻掺杂外延层的晶格结构，因此，掺杂有所述掺杂离子的轻掺杂外延层晶格结构整齐，有利于防止轻掺杂外延层与鳍部之间产生漏电流。进一步，位于第一凹槽内的轻掺杂位于层厚度大于位于鳍部侧壁的轻掺杂外延层厚度；而且，所述轻掺杂外延层表面凸出于或齐平于所述鳍部表面。位于所述第一凹槽内和鳍部顶部的轻掺杂外延层体积较大，有利于减小所述轻掺杂外延层的电阻，提高所形成的半导体结构的性能。进一步，在形成源区和漏区之前，在所述隔离层、鳍部和栅极结构表面形成复合覆盖层，以所述复合覆盖层作为在第一区域和第二区域形成应力层的掩膜；所述复合覆盖层包括氧化硅层、以及位于氧化硅层表面的氮化硅层。所述复合覆盖层分别作为第一区域和第二区域形成应力层的掩膜，减少了形成掩膜层的次数，从而减少工艺步骤。而且，所述复合覆盖层能够抑制所述轻掺杂外延层内的掺杂离子在后续工艺中发生扩散，保证了所形成的半导体结构的性能稳定。附图说明图1是本专利技术实施例的一种在鳍部内形成轻掺杂区的剖面结构示意图；图2至图14是本专利技术实施例的半导体结构的形成过程的剖面结构示意图。具体实施方式如
技术介绍
所述，随着半导体器件的尺寸不断缩小，鳍式场效应晶体管的制造工艺，而所形成的鳍式场效应晶体管性能不佳。经过研究发现，随着鳍部宽度尺寸的缩小，在鳍部内进行的轻掺杂注入工艺容易引起鳍部的非晶化，而非晶化的鳍部将影响后续形成的源漏区性能。请参考图1，图1是本专利技术实施例的一种在鳍部内形成轻掺杂区的剖面结构示意图，包括：衬底100，所述衬底100表面具有鳍部101，所述衬底100表面具有隔离层102，且所述隔离层102覆盖所述鳍部101的部分侧壁表面；横跨所述鳍部101的栅极结本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有鳍部，所述衬底表面具有隔离层，且所述隔离层覆盖所述鳍部的部分侧壁表面；形成横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在所述栅极结构至少一侧的鳍部内形成第一凹槽；在所述第一凹槽内、以及所述栅极结构至少一侧的鳍部侧壁表面形成轻掺杂外延层，所述轻掺杂外延层内具有掺杂离子；在所述栅极结构两侧的轻掺杂外延层和鳍部内形成源区和漏区。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有鳍部，所述衬底表面具有隔离层，且所述隔离层覆盖所述鳍部的部分侧壁表面；形成横跨所述鳍部的栅极结构，所述栅极结构位于所述鳍部的部分侧壁和顶部表面；在所述栅极结构至少一侧的鳍部内形成第一凹槽；在所述第一凹槽内、以及所述栅极结构至少一侧的鳍部侧壁表面形成轻掺杂外延层，所述轻掺杂外延层内具有掺杂离子；在所述栅极结构两侧的轻掺杂外延层和鳍部内形成源区和漏区。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述轻掺杂外延层的材料为单晶硅；所述轻掺杂外延层的形成工艺为选择性外延沉积工艺。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂离子通过原位掺杂工艺在掺杂入所述轻掺杂外延层内。4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掺杂离子为P型离子或N型离子。5.如权利要求1所述的半导体结构的形成方法，其特征在于，位于第一凹槽内的轻掺杂位于层厚度大于位于鳍部侧壁的轻掺杂外延层厚度。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述轻掺杂外延层表面凸出于或齐平于所述鳍部表面。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括第一区域和第二区域，且所述第一区域和第二区域的衬底表面均具有鳍部。8.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述第一区域内，所述轻掺杂外延层内的掺杂离子为P型离子；在所述第二区域内，所述轻掺杂外延层内的掺杂离子为N型离子。9.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述第一区
\t域和第二区域形成轻掺杂外延层的步骤包括：在所述第一区域的栅极结构至少一侧的鳍部内形成第一凹槽；在第一区域的第一凹槽内形成轻掺杂外延层；在第一区域形成轻掺杂外延层之后，在所述第二区域的栅极结构至少一侧的鳍部内形成第一凹槽；在第二区域的第一凹槽内形成轻掺杂外延层。10.如权利要求1或7所述的半导体结构的形成方法，其特征在于，所述源区和漏区的形成步骤包括：在所述栅极结构两侧的轻掺杂外延层和鳍部内形成第二凹槽；在所述第二凹槽...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31