场效应晶体管结构及其制造方法技术

本发明专利技术实施例提供了FET结构，FET结构包括具有顶面的第一导电类型的衬底，在顶面上方的第一栅极，在衬底中的第二导电类型的源极和漏极，以及在第一栅极下方的第一沟道。第一导电类型的掺杂剂浓度包括在顶面之下小于200nm处，沿着第一沟道从第一栅极的一端至第一栅极的另一端测量的双高斯峰。在一些实施例中，FET结构还包括在顶面上方的第二栅极和在第二栅极下方的第二沟道。第一导电类型的掺杂剂浓度包括在顶面之下小于200nm处，沿着第二沟道从第二栅极的一端至第二栅极的另一端测量的单高斯峰。本发明专利技术实施例涉及场效应晶体管结构及其制造方法。

【技术实现步骤摘要】

本专利技术实施例涉及场效应晶体管(FET)结构的沟道注入轮廓和制造FET结构的方法。
技术介绍
集成电路上两个相同设计的器件在它们的性能上具有随机差异并且在模拟它们的性能的参数中显示一定水平的随机失配。该失配是由于用于制造器件的物理工艺的随机性质产生的。两个CMOS相同的晶体管的失配的特征在于包括它们的阈值电压Vt的差异的随机变化。阈值电压通常是指允许电流在绝缘栅极场效应晶体管(FET)中从源极流至漏极所需的最低栅极电压。因此，阈值电压是导通晶体管所需的电压水平。阈值电压十分重要，因为如果阈值电压太低，则可能遭受关态漏电流。关态漏电流是当晶体管截止时发生的电流泄漏。如果将零伏特置于晶体管的栅极，名义上，晶体管应被截止并且零电流流动。如果栅极处于零伏特，则没有逆变区并且应该没有电流。源极和漏极应该像两个背至背的二极管。当然，可能有少量的二极管漏电流，特别是在源极和漏极靠近在一起的情况下。可能有一定量的耗尽区，所述耗尽区从彼此面对的源极和漏极延伸，因为晶体管的临界尺寸，即栅极长度减小。如果这些耗尽区重叠，则它们可能产生源极至漏极的泄漏。这些耗尽区的合并可能由于在栅极之下的耗尽区的强化注入而失败。这种注入的一个副作用是提高导通栅极所需的电压，或者提高晶体管的阈值电压。掺杂源极和漏极之间的栅极下方的区域以废除关态漏电流的方法之一称为光晕注入。如本领域熟知的，光晕注入是通常以稍微偏离法线的角度下定向在集成电路表面的注入。在形成晶体管后，注入光晕注入的一个原因在于晶体管的临界尺寸或栅极长度充当建立阈值电压所需的变量的控制。模拟电路上的FET的临界尺寸或栅极长度可变化。然而，即使轻微变化可能影响注入所需的阈值电压提高。较长临界尺寸或栅极长度晶体管将需要较低的阈值电压提高，因为栅极本身分隔源极与漏极，留下源极和漏极之间的较大区域，这降低了源极漏极重叠的可能性。较短临界尺寸或栅极长度晶体管将需要较高的阈值电压提高，因为栅极本身分隔源极与漏极，留下源极和漏极之间的较短区域，这增加了源极漏极重叠的可能性。
技术实现思路
根据本专利技术的一些实施例，提供了一种FET结构，包括：第一导电类型的衬底，具有顶面；第一栅极，在所述顶面上方；第二导电类型的源极和漏极，在所述衬底中；以及第一沟道，在所述第一栅极下方，其中，第一导电类型的掺杂剂浓度包括在所述顶面之下小于200nm处沿着所述第一沟道从所述第一栅极的一端至所述第一栅极的另一端测量的双高斯峰。根据本专利技术的另一些实施例，还提供了一种模拟FET结构，包括：第一导电类型的衬底，具有顶面；较短栅极，在所述顶面上方；第二导电类型的源极和漏极，在所述衬底中；以及较短沟道，在所述第一栅极下方，其中，第一导电类型的掺杂剂浓度包括在所述顶面之下小于200nm处，沿着所述较短沟道从所述较短栅极的一端至所述较短栅极的另一端测量的单高斯峰。根据本专利技术的又一些实施例，还提供了一种制造FET结构的方法，包括：在第一导电类型的衬底的顶面上形成栅极；以从30度至45度的倾斜角实施沟道注入以形成所述第一导电类型的掺杂剂浓度轮廓，所述第一导电类型的掺杂剂浓度轮廓具有在所述顶面之下小于200nm处，沿着所述栅极下方的沟道从所述栅极的一端至所述栅极的另一端测量的至少一个单高斯峰；形成所述栅极的侧壁间隔件；以及实施源极和漏极注入。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的一些实施例，具有第一栅极长度的FET结构的截面图；图2是根据本专利技术的一些实施例，具有第二栅极长度的FET结构的截面图；图3是根据本专利技术的一些实施例，沿着沟道方向(X方向)的归一化的掺杂剂浓度轮廓；图4是根据本专利技术的一些实施例，沿着沟道方向(X方向)的归一化的掺杂剂浓度轮廓；图5是根据本专利技术的一些实施例，垂直于沟道方向(Y方向)的归一化的掺杂剂浓度轮廓；图6是根据本专利技术的一些实施例，具有第一栅极长度和第二栅极长度的FET结构的截面图；图7是根据本专利技术的一个实施例，比较在传统的模拟FET中和在模拟FET中在100Hz下作为漏极电流的函数的漏极电流噪声谱密度的图表；图8是根据本专利技术的一个实施例，比较在传统的模拟FET结构中和在提出的模拟FET结构中作为器件区的函数的阈值电压失配性能的图表；图9是根据本专利技术的一个实施例，比较在传统模拟FET中和在模拟FET中作为沟道长度的函数的阈值电压和关态电流的图表；图10至图15示出根据本专利技术的一些实施例，模拟FET结构的形成的片段截面图。具体实施方式对于示例性实施例的描述旨在接合附图进行阅读，附图被认为是整个书面描述的一部分。在本文公开的实施例的描述中，对方向或方位的任何引用仅旨在为了便于描述并且不意图以任何方式限制本专利技术的范围。诸如“下部的”、“上部的”、“水平的”、“垂直的”、“在…之上”、“在…之下”、“在…上面”、“在…下面”、“在…顶部”、“在…底部”等空间关系术语以及它们的派生词(例如，“水平地”，“垂直地”，“向上地”等)应被理解为是指如同在下面讨论的附图中描述或示出的。这些空间关系术语仅为了便于描述并且不要求装置按照特定方向建造或操作。诸如“附加”、“附于”、“连接”和“互连”的术语是指其中结构通过中间结构直接或间接彼此固定或连接的关系以及二者可移动或刚性连接或关系，除非另外清楚描述。而且，通过参考优选实施例示出本专利技术的特征和益处。因此，清楚地，本专利技术不应该局限于这种优选实施例，所述实施例示出特征的一些可能的非限制性组合，所述特征可能单独地或以特征的其他组合的形式存在；本专利技术的范围由附加于此的权利要求限定。在附图中，贯穿各个视图，相同参考符号用于代表相同或相似元件，并且示出和描述本专利技术的示例性实施例。附图不必按比例绘制，并且在一些情况下，仅为了说明的目的，将几处附图增大和/或简化。本领域一般技术人员理解，本专利技术的许多可能的应用和变化基于本专利技术的下列示例性实施例。在描述和声明本专利技术中，根据下面阐述的定义使用下列术语。如本文使用的，“高斯分布掺杂轮廓”是指要么沿着(1)垂直于遵循高斯分布轮廓的衬底表面的方向要么沿着(2)平行于遵循高斯分布轮廓的衬底表面的方向的掺杂浓度轮廓。在一些实施例中，掺杂浓度分布示出高斯分布曲线的部分。如本文使用的，“单调下降掺杂轮廓”是指掺杂浓度从衬底的表面至掺杂区的底部单调下降。如本文使用的，“二次离子质谱分析(SIMS)”是指用于表面组成分析的技术。SIMS通过使用聚焦的一次离子束溅射样品表面以及收集和分析喷射的二次离子来探测固体表面和薄膜。使用质谱仪测量这些二次离子的质量/电荷比以确定表面至几百纳米深度的元素、同位素或分子组成。SIMS是最灵敏的表面分析技术，具有从百万分之一至十亿分之一的范围的元素检测极限。在本专利技术的一些实施例中，在掺杂的衬底上实施SIMS分析以确定在垂直于衬底表面的方向上的掺杂轮廓。在一些实施例中，SIMS分析达到1000纳米的深度的衬底表面并且使用原子每立方厘米的单位检测掺杂浓度。如本文使用的，“气相沉积”是指使用将被沉积的材料或材料的前体的气相在衬底上沉积材料的工艺。气相沉积工艺包括任何本文档来自技高网...

【技术保护点】
一种FET结构，包括：第一导电类型的衬底，具有顶面；第一栅极，在所述顶面上方；第二导电类型的源极和漏极，在所述衬底中；以及第一沟道，在所述第一栅极下方，其中，第一导电类型的掺杂剂浓度包括在所述顶面之下小于200nm处沿着所述第一沟道从所述第一栅极的一端至所述第一栅极的另一端测量的双高斯峰。

【技术特征摘要】
2015.08.31 US 14/840,7521.一种FET结构，包括：第一导电类型的衬底，具有顶面；第一栅极，在所述顶面上方；第二导电类型的源极和漏极，在所述衬底中；以及第一沟道，在所述第一栅极下方，其中，第一导电类型的掺杂剂浓度包括在所述顶面之下小于200nm处沿着所述第一沟道从所述第一栅极的一端至所述第一栅极的另一端测量的双高斯峰。2.根据权利要求1所述的FET结构，还包括：第二栅极，在所述顶面上方；以及第二沟道，在所述第二栅极下方；其中，第一导电类型的掺杂剂浓度包括在所述顶面之下小于200nm处沿着所述第二沟道从所述第二栅极的一端至所述第二栅极的另一端测量的单高斯峰。3.根据权利要求1所述的FET结构，其中，所述第一栅极的长度大于所述第二栅极的长度。4.根据权利要求1所述的FET结构，还包括沿着垂直于所述第一沟道的方向在从所述顶面至所述衬底内的t1距离处测量的所述第一导电类型的掺杂剂的单高斯峰。5.根据权利要求4所述的FET结构，还包括从所述源极或漏极的边界至分别邻近所述源极或漏极的双高斯峰之一测量的t2距离，其中，比值t1/t2为从0.5至1.5的范围内。6.根据权利要求4所述的FET结构，其中，t1距离为从0.01μm...

【专利技术属性】
技术研发人员：朱馥钰，郑志昌，柳瑞兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71