用于高电压场效应晶体管的扩展漏极结构制造技术

公开了一种具有扩展漏极结构的平面场效应晶体管和非平面场效应晶体管以及制造这种结构的技术。在实施例中，场板电极设置在扩展漏极上方，其中场板电介质设置在其间。场板设置成比晶体管栅极更远离晶体管漏极。在其它实施例中，扩展漏极晶体管具有源极和漏极接触部金属，它们之间的间距为场板与源极和/或漏极接触部金属的间距的大约两倍。在其它实施例中，与栅极电介质不同的隔离电介质设置在扩展漏极与场板之间。在其它实施例中，场板可以直接耦合到晶体管栅极电极或虚设栅极电极中的一个或多个而不需要上部层级互连。在实施例中，深阱注入物可以设置在轻掺杂的扩展漏极与衬底之间，以减小漏极‑本体结电容并提高晶体管性能。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例总体上涉及单片式集成电路(IC)的制造，并且更具体而言，涉及用于高电压晶体管的扩展漏极结构。
技术介绍
单片式IC通常包括在衬底上方制造的多个无源器件(例如，电阻器)和/或有源器件(例如，金属氧化物半导体场效应晶体管(MOSFET)等)。当前的片上系统(SoC)技术聚焦于积极地缩放FET栅极长度(Lg)，以根据摩尔定律来提供性能和面积缩放。横向缩放的一个不利后果是，由于高电压晶体管的架构不同于最小设计规则(标称)逻辑晶体管的架构，在SoC应用中都很重要的对低泄漏和高电压器件的支持变得更加困难。横向缩放还减小了栅极-接触部间隔，这增大了峰值电场，进一步减小了晶体管的高电压操作窗口。对于复杂的单片式SOCIC设计而言，使一些晶体管能够具有较大的栅极-漏极间隔和/或对于给定的栅极-漏极分隔能够经受较高的击穿电压的器件架构是有利的。附图说明在附图中以举例的方式而非以限制的方式例示了本文所述的材料。为了说明的简单和清楚起见，在附图中所示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可以相对于其它元件而被放大。此外，在认为适当的情况下，在附图当中重复附图标记以指示相对应的或类似的元件。在附图中：图1A是根据实施例的具有扩展漏极的平面晶体管的等距视图；图1B和图1C是根据实施例的具有扩展漏极的非平面晶体管的等距视图；图2A、图2B和图2C是根据实施例的具有扩展漏极结构的晶体管的横截面视图；图3是例示了根据实施例形成具有扩展漏极的晶体管的方法的流程图；图4A、图4B、图4C、图4D、图4E、图4F、图4G和图4H是根据实施例的随着图3中所描绘的方法中的选定操作被执行而逐步形成的具有扩展漏极的晶体管的横截面视图；图5例示了根据本专利技术的实施例的采用包括晶体管的IC结构的移动计算平台和数据服务器机器，该晶体管具有扩展漏极结构；以及图6是根据本专利技术的实施例的电子计算设备的功能框图。具体实施方式参考所公开的附图描述了一个或多个实施例。尽管详细地示出和讨论了具体的配置和布置，但是应当理解的是，这样做仅仅是出于例示性的目的。本领域技术人员将认识到，其它配置和布置在不脱离本说明书的精神和范围的情况下是可能的。对于本领域技术人员将显而易见的是，本文所描述的技术和/或布置除了用在本文中详细描述的系统和应用中之外还可以用在各种其它系统和应用中。在以下具体实施方式中对附图进行了参考，附图形成了具体实施方式的一部分并且例示了示例性实施例。此外，应当理解的是，可以利用其它实施例，并且可以在不脱离所要求保护的主题的范围的情况下做出结构和/或逻辑改变。还应当注意的是，诸如上、下、顶部、底部之类的方向和参考可以仅仅用于便于在附图中的特征的描述。因此，不应在限制意义上采用以下具体实施方式，并且所要求保护的主题的范围唯一地由所附权利要求及其等效形式来限定。在以下描述中，阐述了许多细节。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本专利技术。在一些情况下，公知的方法和设备以框图形式示出，而不是详细地示出，以免使本专利技术难以理解。贯穿本说明书对“实施例”或“一个实施例”的引用意指结合实施例说明的特定特征、结构、功能、或特性包括在本专利技术的至少一个实施例中。因此，贯穿本说明书在各个地方出现的短语“在实施例中”或“在一个实施例中”不必指代本专利技术的相同实施例。此外，特定的特征、结构、功能或特性可以在一个或多个实施例中以任何适合的方式结合。例如，第一实施例可以与第二实施例结合，只要与这两个实施例相关联的特定的特征、结构、功能、或特性不互相排斥。如在本专利技术的说明书和所附权利要求书中所使用的，单数形式“一”“一个”和“该”旨在也包括复数形式，除非上下文清楚地另外指出。还应当理解的是，如在本文中所使用的术语“和/或”指代并且包含相关联的列出项中的一个或多个的任何及所有可能的组合。可以在本文中使用术语“耦合”和“连接”连同其派生词来描述部件之间的功能或结构关系。应当理解的是，这些术语并非旨在为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理接触、光接触、或电接触。“耦合”可以用于指示两个或更多个元件彼此直接地或间接地(其之间具有其它居间元件)物理接触、光接触、或电接触，和/或两个或更多个元件彼此协作或相互作用(例如，如在因果关系中)。如在本文中所使用的术语“在……上方”“在……下方”“在……之间”以及“在……上”指代一个部件或材料相对于其它部件或材料的相对位置，其中这种物理关系是显著的。例如在材料的情况下，一种材料或被设置在另一种材料上方或下方的材料可以直接接触或者可以具有一种或多种居间材料。而且，被设置在两种材料之间的一种材料或者多种材料可以与两层直接接触或者可以具有一个或多个居间层。相反，在第二材料或材料“上”的第一材料或材料与该第二材料/材料直接接触。在部件组件的情况下会做出类似的区分。如贯穿本说明书以及在权利要求书中所使用的，通过术语“……中的至少一个”或“……中的一个或多个”所连接的一系列项可以意指所列项的任何组合。例如，短语“A、B或C中的至少一个”可以意指A；B；C；A和B；A和C；B和C；或A、B和C。在本文中描述了具有扩展漏极结构的平面场效应晶体管和非平面场效应晶体管以及制造这样的结构的技术。在实施例中，场板电极设置在扩展漏极上方。位于场板电极与扩展漏极之间的场板电介质被横向地设置成与晶体管栅极相比距晶体管漏极更远。在其它实施例中，扩展漏极晶体管具有以两倍的最小接触部金属间距的源极和漏极接触部金属，其中场板相对于源极和漏极接触部金属被设置在最小接触部金属间距处。换言之，源极接触部可以相对于栅极电极处于最小接触部金属间距处，而漏极接触部处于两倍的最小接触间距处，其中场板以最小接触部金属间距被设置在与源极接触部相对的栅极电极的侧上。在其它实施例中，与栅极电介质不同的隔离电介质设置在扩展漏极与场板之间，以设定扩展漏极内的期望电场强度。在其它实施例中，场板可以直接连接到晶体管栅极电极或虚设栅极电极中的一个或多个，而不需要较高级互连。在实施例中，深阱注入物可以设置在经掺杂的扩展漏极与衬底之间，以减小漏极-本体(body)结电容并提高晶体管性能。在实施例中，晶体管包括设置在扩展漏极区上方的场板电极。在场板电极与扩展漏极区之间的是场板电介质，其设置成比到漏极电极更靠近栅极电极。对于在这个位置具有场板结构的高电压器件，可以减小栅极电极的漏极边缘处的峰值电场，并且驱使减轻由于热载流子效应而引起的电流降级(degradation)。图1A是根据一个这种实施例的具有扩展漏极的平面晶体管101的等距视图。图1B是根据另一实施例的具有扩展漏极的非平面晶体管102的等距视图。虽然在图1A中例示了平面半导体本体118，但是本文所述的扩展漏极结构也可以利用非平面晶体管以基本上相同的方式来实施。例如，在图1B中所示的非平面晶体管102包括平面晶体管101的所有的扩展漏极和场板属性和/或特征，以说明这些特征可以如何适于非平面半导体本体118的几何结构。如在图1B中进一步示出的，多个非平面半导体本体118中的每个都穿过设置在衬底105上方的隔离电介质120。在非平面晶体管102本文档来自技高网...

【技术保护点】
一种扩展漏极场效应晶体管(FET)，包括：栅极电极，所述栅极电极设置在半导体本体的沟道区上方，其中，栅极电介质设置在所述栅极电极与所述沟道区之间；源极接触部金属，所述源极接触部金属与所述半导体本体的源极区耦合，所述源极区设置在所述沟道区的第一侧上；漏极接触部金属，所述漏极接触部金属与所述半导体本体的漏极区耦合，所述漏极区设置在所述沟道区的第二侧上；场板电极，所述场板电极设置在所述半导体本体中的扩展漏极区上方，所述扩展漏极区位于所述沟道区与所述漏极区之间；以及场板电介质，所述场板电介质设置在所述场板电极与所述扩展漏极区之间，并且被设置成比到所述漏极接触部金属更靠近所述栅极电极。

【技术特征摘要】
【国外来华专利技术】1.一种扩展漏极场效应晶体管(FET)，包括：栅极电极，所述栅极电极设置在半导体本体的沟道区上方，其中，栅极电介质设置在所述栅极电极与所述沟道区之间；源极接触部金属，所述源极接触部金属与所述半导体本体的源极区耦合，所述源极区设置在所述沟道区的第一侧上；漏极接触部金属，所述漏极接触部金属与所述半导体本体的漏极区耦合，所述漏极区设置在所述沟道区的第二侧上；场板电极，所述场板电极设置在所述半导体本体中的扩展漏极区上方，所述扩展漏极区位于所述沟道区与所述漏极区之间；以及场板电介质，所述场板电介质设置在所述场板电极与所述扩展漏极区之间，并且被设置成比到所述漏极接触部金属更靠近所述栅极电极。2.根据权利要求1所述的扩展漏极FET，其中：所述源极接触部金属与所述漏极接触部金属被间隔开至少两倍的所述栅极电极的横向长度；所述场板电介质具有比所述栅极电介质大的等效氧化物厚度(EOT)；并且所述场板电介质与所述漏极接触部金属被间隔开至少一个栅极电极横向长度。3.根据权利要求2所述的扩展漏极FET，还包括：虚设栅极电极，所述虚设栅极电极与所述栅极电极电隔离并且具有与所述栅极电极基本上相同的横向长度，所述虚设栅极电极设置在所述扩展漏极区上方，并且所述虚设栅极电极设置在所述栅极电极与所述漏极接触部之间；并且其中：所述场板电极设置在所述栅极电极与所述虚设栅极电极之间；并且所述场板电极电耦合到所述栅极电极、所述虚设栅极电极或所述源极接触部金属至少其中之一。4.根据权利要求3所述的扩展漏极FET，其中：所述场板电极与所述栅极电极物理接触；或者所述场板电极与所述栅极电极和所述虚设栅极电极物理接触。5.根据权利要求3所述的扩展漏极FET，其中，所述场板电极的顶部表面与所述源极接触部和所述漏极接触部两者的顶部表面基本上成一平面。6.根据权利要求5所述的扩展漏极FET，其中，所述场板电极具有与所述源极接触部和所述漏极接触部两者相同的组分。7.根据权利要求3所述的扩展漏极FET，其中：所述源极接触部金属和所述漏极接触部金属具有基本上相同的横向接触部长度并且限定了接触部金属间距；并且所述场板电介质的横向长度基本上等于所述接触部长度，并且所述场板电介质设置在所述接触部间距的一半处。8.根据权利要求1所述的扩展漏极FET，还包括：所述半导体本体中的经掺杂的深阱，所述经掺杂的深阱设置在所述扩展漏极区与互补掺杂的半导体之间，其中，所述深阱被掺杂以减小漏极-本体电容。9.根据权利要求8所述的扩展漏极FET，其中，所述深阱被掺杂为与所述扩展漏极区相同的有效导电类型，但是被掺杂至比所述扩展漏极区低的有效杂质浓度。10.根据权利要求8所述的扩展漏极FET，其中，所述半导体本体是从半导体衬底延伸的非平面结构，并且其中，所述深阱设置在所述非平面结构和所述衬底的界面处。11.一种扩展漏极场效应晶体管(FET)，包括：栅极电极，所述栅极电极设置在半导体本体的沟道区上方，其中，栅极电介质设置在所述栅极电极与所述沟道区之间；源极接触部金属，所述源极接触部金属与所述半导体本体的源极区耦合，所述源极区设置在所述沟道区的第一侧上；漏极接触部金属，所述漏极接触部金属与所述半导体本体的漏极区耦合，所述漏极区设置在所述沟道区的第二侧上；场板电极，所述场板电极设置在所述半导体本体中的经掺杂的扩展漏极区上方，所述经掺杂的扩展漏极区位于所述沟道区与所述漏极区之间；场板电介质，所述场板电介质设置在所述场板电极与所述扩展漏极区之间；以及所述半导体本体中的经掺杂的深阱，所述经掺杂的深阱设置在所述扩展漏极区与互补掺杂的半导体之间，其中，所述深阱被掺杂以减小漏极-本体电容。12.根据权利要求11所述的扩展漏极FET，其中，所述深阱被掺杂为与所述扩展漏极区相同的有效导电类型，但是被掺杂至比所述扩展漏极区低的有效杂质浓度。13.根据权利要求11所述的扩展漏极FET，其中：所述场板电介质具有比所述栅极电介质大的等效氧化物厚度(EOT)；并且所述场板电介质与所述栅极漏极接触部金属被横向间隔开比距所述栅极电极大的距离。14.一种制造扩展漏极场效应晶体管(FET)的方法，所述方法包括：在半导体本体内形成经掺杂的扩展漏极区，所述半导体本体设置在衬底上方；在所述半导体本体内形成源极区和漏极区，所述源极区和所述漏极区被所述扩展漏极区的至少部分和沟道区和分隔开；形成栅极电介质，所述栅极电...

【专利技术属性】
技术研发人员：N·尼迪，CH·简，W·哈菲兹，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US