用于鳍式场效应晶体管的源极/漏极区及其形成方法技术

一种用于形成半导体器件的方法包括：形成从半导体衬底向上延伸的鳍和在鳍的部分的侧壁上形成牺牲层。该方法还包括在牺牲层上方形成间隔件层和经过牺牲层的底面使鳍的部分凹进。凹进形成设置在间隔件层的侧壁部分之间的沟槽。去除牺牲层的至少部分以及在沟槽中形成源极/漏极区。本发明专利技术实施例涉及用于鳍式场效应晶体管的源极/漏极区及其形成方法。

【技术实现步骤摘要】

本专利技术实施例涉及用于鳍式场效应晶体管的源极/漏极区及其形成方法。
技术介绍
半导体器件用于大量的电子器件中，诸如计算机、手机等。半导体器件包括通过在半导体晶圆上方沉积多种类型的材料薄膜以及图案化材料薄膜以形成集成电路而在半导体晶圆上形成的集成电路。集成电路通常包括场效应晶体管(FET)。通常，平面FET已用于集成电路。然而，随着现代半导体处理的增加密度和降低覆盖区的需求，当尺寸减小时，平面FET可以通常发生问题。这些问题中的一些包括亚阈值摆幅退化，明显的漏致势垒降低(DIBL)，器件特性的波动以及泄漏。已经对鳍式场效应晶体管(finFET)进行了研究以克服这些问题中的一些。在典型的finFET中，在衬底上方形成垂直鳍结构。这种垂直鳍结构用于在横向方向上形成源极/漏极区和在鳍中形成沟道区。在形成FinFET的垂直方向上，在鳍的沟道区上方形成栅极。随后，可以在finFET上方形成层间电介质(ILD)和多个互连层。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体器件，包括：鳍，从半导体衬底向上延伸；栅极堆叠件，设置在所述鳍的顶面和侧壁上；第一源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件；以及第一源极/漏极间隔件，位于所述第一源极/漏极区的侧壁上，其中，所述第一源极/漏极区的部分在所述第一源极/漏极间隔件的底面下方延伸。根据本专利技术的另一实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：形成从半导体衬底向上延伸的鳍；在所述鳍的部分的侧壁上形成牺牲层；在所述牺牲层上方形成间隔件层；使所述鳍的所述部分凹进经过所述牺牲层的底面，其中，所述凹进形成设置在所述间隔件层的侧壁部分之间的沟槽；去除所述牺牲层的至少部分；以及在所述沟槽中形成源极/漏极区。根据本专利技术的又另一实施例，还提供了一种用于形成半导体器件的方法，所述方法包括：形成第一半导体鳍；形成多个侧壁间隔件，其中，所述第一半导体鳍设置在所述多个侧壁间隔件的第一邻近的侧壁间隔件之间；在所述多个侧壁间隔件的底面下方形成开口；在所述多个侧壁间隔件的所述第一邻近的侧壁间隔件之间形成第一沟槽；以及在所述第一半导体鳍上方的所述第一沟槽中外延地生长第一源极/漏极区，其中，外延地生长所述第一源极/漏极区包括使前体穿过所述开口流入所述第一沟槽内。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1是三维图中的鳍式场效应晶体管(finFET)的实例。图2至图17C示出了根据一些实施例的制造finFET的中间阶段的截面图和三维视图。图18示出了根据一些实施例的用于制造finFET的方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实
施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。各种实施例包括鳍上的牺牲层的形成以用于改进源极/漏极外延。随着FinFET器件的尺寸不断减小，具有相对较高的纵横比的鳍的器件用于改进驱动电流。此外，在鳍上形成侧壁间隔件以限定源极/漏极外延区，以及以降低源极/漏极外延短路以用于密集器件区。然而，这些鳍的高纵横比(通过侧壁间隔件的存在而组成)可导致在源极/漏极外延期间，特别是在源极/漏极区的底部中，形成不期望的空隙。在各个实施例中，在形成源极/漏侧壁间隔件之前，可以在鳍上形成牺牲层。随后，在牺牲层上形成侧壁间隔件。值得注意的是，牺牲层可以设置在侧壁间隔件的底部和下面的器件部件(例如，STI区和/或衬底，鳍从衬底延伸)之间。使鳍的位于侧壁间隔件之间的部分凹进，并且去除牺牲层。可以实施外延工艺以在侧壁间隔件之间生长源极/漏极区。由于在侧壁间隔件和下面的器件部件之间形成牺牲层，所以在去除牺牲层之后，在侧壁间隔件下方形成开口。在外延期间，前体可以从邻近的侧壁间隔件的顶部区域和底部区域(例如，穿过开口)流动。因此，源极/漏极区可以在侧壁间隔件之间多方位地生长，这有利地降低了形成空隙的风险。在所产生的结构中，源极/漏极区的部分可以设置在侧壁间隔件下方。图1示出了三维图中的finFET 30的实例。finFET 30包括位于衬底32上的鳍36。衬底32包括隔离区38，以及鳍36突出在邻近的隔离区38之上并且从邻近的隔离区38之间突出。栅极电介质40沿着鳍36的侧壁并且
位于鳍36的顶面上方，并且栅电极42在栅极电介质40上方。鳍36的被栅极电介质40/栅电极42覆盖的部分可以称为finFET 30的沟道区。源极/漏极区44和46设置在鳍36的相对于栅极电介质40和栅电极42的相对两侧中。图1进一步示出了在后续图中使用的参考截面。截面A-A横跨finFET 30的沟道、栅极电介质40和栅电极42。截面B-B横跨finFET 30的源极/漏极区44或46。截面C-C垂直于截面A-A并且沿着鳍36的纵轴并且在例如源极/漏极区44和46之间的电流流动的方向上。为了清楚，后续附图参考这些参考截面。图2至图17C是根据各个实施例的在制造finFET的各个中间阶段的截面和三维视图，并且图18是在图2至图17C中示出的工艺的工艺流程。图2至图9示出了在图1中示出的参考截面A-A，除了多个finFET和/或具有多个鳍的finFET。在图10A至图17C中，以字符“A”结尾的图被示出为沿着类似的截面A-A；以字符“B”结尾的图被示出为沿着类似的截面B-B；并且以字符“C”结尾的图被示出为沿着类似的截面C-C。此外，在示例性finFET的三维视图中示出以字符“D”结尾的图。图2至图4示出了从衬底向上延伸的半导体鳍的形成。首先参考图2，示出了具有基底衬底层104的晶圆100。基底衬底层104可以是掺杂的(例如，掺杂有p型或n型掺杂剂)或未掺杂的半导体衬底，诸如块状半导体，绝缘体上半导体(SOI)衬底等。通常地，SOI衬底包括形成在绝缘层上的半导体材料的层。例如，绝缘体层可以是埋氧(BOX)层、氧化硅层等。在通常为硅衬底或玻璃衬底的衬底上提供绝缘层。也可使用诸如多层衬底或梯度衬底的其他衬底。在一些实施例中，衬底层104的半导体材料可以包括硅(Si)本文档来自技高网...

【技术保护点】
一种半导体器件，包括：鳍，从半导体衬底向上延伸；栅极堆叠件，设置在所述鳍的顶面和侧壁上；第一源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件；以及第一源极/漏极间隔件，位于所述第一源极/漏极区的侧壁上，其中，所述第一源极/漏极区的部分在所述第一源极/漏极间隔件的底面下方延伸。

【技术特征摘要】
2015.03.13 US 14/657,3121.一种半导体器件，包括：鳍，从半导体衬底向上延伸；栅极堆叠件，设置在所述鳍的顶面和侧壁上；第一源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件；以及第一源极/漏极间隔件，位于所述第一源极/漏极区的侧壁上，其中，所述第一源极/漏极区的部分在所述第一源极/漏极间隔件的底面下方延伸。2.根据权利要求1所述的半导体器件，还包括：第二源极/漏极区，位于所述半导体衬底上方并且邻近所述栅极堆叠件，其中，所述第一源极/漏极区和所述第二源极/漏极区设置在所述栅极堆叠件的相同侧上；以及第二源极/漏极间隔件，位于所述第二源极/漏极区的侧壁上，其中，所述第二源极/漏极区的部分在所述第二源极/漏极间隔件的底面下方延伸。3.根据权利要求2所述的半导体器件，还包括外延区，所述外延区将所述第一源极/漏极区连接至所述第二源极/漏极区。4.根据权利要求3所述的半导体器件，其中，所述外延区设置在浅沟槽隔离(STI)区上方，并且所述外延区接触所述浅沟槽隔离(STI)区的顶面，其中，所述STI区设置在所述第一源极/漏极区和所述第二源极/漏极区之间。5.根据权利要求3所述的半导体器件，其中，所述外延区沿着所述第一源极/漏极间隔件的侧壁和所述第二源极/漏极间隔件的侧壁向上延伸。6.根据权利...

【专利技术属性】
技术研发人员：江国诚，刘继文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71