基于大规模CMOS集成电路的输入静电保护电路及方法技术

本发明专利技术涉及基于大规模CMOS集成电路的输入静电保护电路，包括主静电保护电路、电阻和次静电保护电路；所述主静电保护电路输出端接地，输入端用于连接PAD，还通过电阻与次静电保护电路连接，次静电保护电路输出端用于连接内核电路。方法包括：当PAD的输入电压低于16V，主静电保护电路不开启，由次静电保护电路进行静电保护；当PAD的输入电压在16V以上时，主静电保护电路开启，通过电流泄放静电荷，次静电保护电路不工作。本发明专利技术占用尽量少的面积，能够快速地泄放加到PAD上的ESD电流，把PAD的电压钳位在一个较低的水平，从而起到保护内部电路的作用；同时输入电路的静电保护在实际应用中输入电压高于电源电压的情况也可以正常起作用。

【技术实现步骤摘要】

本专利技术涉及一种电路，是一种基于大规模CMOS集成电路的输入静电保护电路的设计。可以应用于超大规模CMOS集成电路、科学研究以及产品的开发领域。
技术介绍
静电放电(ESD)给电子器件会带来破坏性的后果，它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，CMOS电路的特征尺寸不断缩小，管子的栅氧厚度越来越薄，芯片的面积规模越来越大，MOS管能承受的电流和电压也越来越小，而外围的使用环境并未改变，因此要进一步优化电路的抗ESD性能，如何使全芯片有效面积尽可能小、ESD性能可靠性满足要求且不需要增加额外的工艺步骤成为IC设计者的主要考虑的问题。在IC内部电路减小的情况下，ESD保护电路自身的面积需要减小，以降低芯片总体的成本。LVTSCR(低压触发可控硅)由于它的低保持电压特性，相对于其他ESD保护器件，具有更高的单位面积保护性能。本设计中的IO输入静电保护电路的性能主要体现在(1)不存在热击穿的危险；(2)由于它本身的电学特性，其单位面积通过的电流高于其它器件，因此占用的面积更小；(3)具有较小的寄生电容。
技术实现思路
本专利技术的主要目的是面积有限的情况下提高输入电路的抗静电保护能力，提出了一种基于大规模CMOS集成电路的输入静电保护电路的设计，可以快速地泄放加到PAD上的ESD电流，把PAD的电压钳位在一个较低的水平，从而起到保护内部电路的作用；同时输入电路的静电保护在实际应用中输入电压高于电源电压的情况也可以正常起作用。本专利技术为实现上述目的所采用的技术方案是：基于大规模CMOS集成电路的输入静电保护电路，包括主静电保护电路、电阻和次静电保护电路；所述主静电保护电路输出端接地，输入端用于连接PAD，还通过电阻与次静电保护电路连接，次静电保护电路输出端用于连接内核电路。所述主静电保护电路为LVTSCR；所述次静电保护电路包括多个NMOS管；第一NMOS管的G极、S极与电源连接，D极与第二NMOS管的S极连接；第二NMOS管的G极、D极与第三NMOS管的S极连接，还与电阻、内核电路连接；第三NMOS管的G极、D极接地。所述电阻阻值大于500欧且小于1000欧。基于大规模CMOS集成电路的输入静电保护方法，包括以下步骤：当PAD的输入电压低于16V，主静电保护电路不开启，由次静电保护电路进行静电保护；当PAD的输入电压在16V以上时，主静电保护电路开启，通过电流泄放静电荷，次静电保护电路不工作。所述次静电保护电路进行静电保护具体为：当在PAD上施加正的ESD脉冲时，第三NMOS管被触发，内部的寄生双极结构开启，对ESD电流进行旁路；在PAD上施加负的ESD脉冲时，第一NMOS管、第二NMOS管被触发，旁路ESD电流。本专利技术具有以下有益效果及优点：1.本专利技术占用尽量少的面积，能够快速地泄放加到PAD上的ESD电流，把PAD的电压钳位在一个较低的水平，从而起到保护内部电路的作用；同时输入电路的静电保护在实际应用中输入电压高于电源电压的情况也可以正常起作用。2.主级静电保护电路LVTSCR占用芯片面积小，保持电压低，单位面积的电流泄放能力高，同时只有很小的寄生电容。附图说明图1是本专利技术的基于大规模CMOS集成电路的输入静电保护电路的电路图。图2是本专利技术的LVTSCR版图设计图。图3是本专利技术的LVTSCR剖面示意图。图4是本专利技术的LVTSCR结构的I-V特性。图5是本专利技术的次静电保护电路的版图设计图。具体实施方式下面结合附图及实施例对本专利技术做进一步的详细说明。一种基于大规模CMOS集成电路的输入静电保护电路的设计，这种电路由三部分模块组成，主要包括：(1)、主静电保护电路LVTSCR(2)、次静电保护电路(3)、大电阻。该电路实现功能的最终目的在于，输入保护电路占用尽量少的面积，能够快速地泄放加到PAD上的ESD电流，把PAD的电压钳位在一个较低的水平，从而起到保护内部电路的作用。主级静电保护电路LVTSCR占用芯片面积小，保持电压低，单位面积的电流泄放能力高，同时只有很小的寄生电容。当在pad上施加正的ESD脉冲时，最下面的nmos被触发，内部的寄生双极结构开启，对ESD电流进行旁路；在pad上施加负的ESD脉冲时，上面的两个管子旁路ESD电流。其中中间的nmos管起到隔断直流通路的作用。中间串联的大电阻用来提高LVTSCR端的电压，使其快速导通，同时起到限流的作用。当PAD的输入电压高于电源电压时，输入静电保护电路仍然能够正常工作。在外加电压不是很大的情况下(如低于16V)，主电路部分LVTSCR不会开启，由次电路部分来承担保护任务。当外加电压较大(如高于16V)时，主电路开启，通过大电流泄放静电荷。在主次电路之间应放置较大的电阻，目的是为了在LVTSCR开启之前限制流过次电路部分的电流，以免发生热击穿。同时，使降落在LVTSCR上的压降很快提高，使主电路尽快开启。另外，由于实际应用中，输入PAD的电压可能会高于电源电压，为了防止PMOS导通漏电，次电路部分只采用了NMOS管来完成它的静电保护电路。如图1所示为本专利技术的基于大规模CMOS集成电路的输入静电保护电路的电路图，它包括主静电保护电路LVTSCR，次静电保护电路和串联的大电阻。实际应用中会出现输入电压比电源电压大一个|VGS(th)|时，PMOS保护管会发生导通漏电，故这里的次静电保护电路使用图1中的结构以避免产生漏电流。如图2所示为本专利技术的LVTSCR版图设计。如图3所示为本专利技术的LVTSCR剖面示意图，该LVTSCR为现有技术，需要说明的是它与标准的SCR结构相比，在N阱边缘加入了一个N+重掺杂区，并且插入了NMOS管结构，其中NMOS管的栅极接地，形成GG—NMOS结构，该结构也叫NMOS触发的LVTSCR结构。在阴极N+区加入N阱是为了增加寄生NPN管的发射极效率。在ESD条件下，插入的NMOS管会首先进入回扫击穿区，此时SCR结构被触发。LVTSCR的触发电压等于插入的短沟道NMOS管的漏一衬底结回扫击穿电压。直流I-V特性测试表明，该结构具有低电压触发特性，能对相同工艺下的集成电路直接进行ESD保护。如图4所示为本专利技术的LVTSCR结构的I-V特性，其中横轴为2V/div，纵轴为2mA/div。增加LVRSCR结构阳极和阴极之间的电压，该结构在13V电压时开始导通电流，当电压增加到16V时，保护结构被触发，触发电流为3mA，保持电压为1.2V。进一步增加两极间压，LVTSCR在电流为1A时发生热失效，此时对应电压为5V。如图5所示为本专利技术的次静电保护电路的版图设计，为了满足次静电保护电路的功能以及弥补不能使用PMOS的情况，版图设计中3个NMOS的尺寸很大。以上所述仅为本专利技术的实施例，并非因此限定本专利技术的专利保护范围，本专利技术还可以对上述各种模块进行附加地改进，或者是采用技术等同物进行替换，例如：增加进一步优化的其他模块等等。故凡运用本专利技术的说明书及图示内容所作的等效结构变化，或直接或间接运用于其他相关
均同理皆包含于本专利技术所涵盖的范围内。本文档来自技高网...

【技术保护点】
基于大规模CMOS集成电路的输入静电保护电路，其特征在于包括主静电保护电路、电阻和次静电保护电路；所述主静电保护电路输出端接地，输入端用于连接PAD，还通过电阻与次静电保护电路连接，次静电保护电路输出端用于连接内核电路。

【技术特征摘要】
1.基于大规模CMOS集成电路的输入静电保护电路，其特征在于包括主静电保护电路、电阻和次静电保护电路；所述主静电保护电路输出端接地，输入端用于连接PAD，还通过电阻与次静电保护电路连接，次静电保护电路输出端用于连接内核电路。2.根据权利要求1所述的基于大规模CMOS集成电路的输入静电保护电路，其特征在于所述主静电保护电路为LVTSCR；LVTSCR阳极为输入端，阴极为输出端，控制端与输出端连接。3.根据权利要求1所述的基于大规模CMOS集成电路的输入静电保护电路，其特征在于所述次静电保护电路包括多个NMOS管；第一NMOS管的G极、S极与电源连接，D极与第二NMOS管的S极连接；第二NMOS管的G极、D极与第三NMOS管的S极连接，还与电阻、内核电路连接；第三NMOS管的G极、D...

【专利技术属性】
技术研发人员：冯海涛，周刚，
申请(专利权)人：中国电子科技集团公司第四十七研究所，
类型：发明
国别省市：辽宁;21