金属层-绝缘层-金属层电容器制造技术

本实用新型专利技术提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。由于采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度，可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。

【技术实现步骤摘要】

本技术涉及集成电路领域，具体涉及一种的金属层-绝缘层-金属层电容器。
技术介绍
电容器的应用在集成电路设计中始终是一个杠杆，设计者希望使用电容值尽量大的电容器，但大电容值往往带来的就是增大芯片面积，提高制造成本。如何提高单位芯片面积上的电容值（即电容密度），始终是集成电路领域的一个挑战。现有的电容器，大致可以分为前道电容器和后道电容器，前道电容器例如MOS电容器、PN结电容器，后道电容器例如MIM（金属层-绝缘层-金属层）电容器、MOM（金属层-氧化层-金属层）电容器。其中，MIM电容器可以提供较好的频率以及温度相关特性，并且可形成于层间金属以及铜互连制程，降低与CMOS前端工艺整合的困难度及复杂度，因而被广泛用于各种集成电路例如模拟-逻辑、模拟-数字、混合信号以及射频电路中。现有的MIM电容器通常为平面结构，包括电容下极板、电容介质层以及电容上极板，形成两层金属电极之间夹着绝缘介质层的三明治结构。对于平面结构的MIM电容器，其电容密度最多可以达到4-6fF/μm2，而在实际应用中，仍然远远无法满足LCD驱动电路、RFCMOS电路等大电容集成电路的需求。
技术实现思路
本技术的目的在于提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，提高电容密度，满足大电容集成电路的需求。为实现上述目的，本技术采用如下技术方案：一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。优选地，所述围堰侧墙中，所述第一阻挡层高度为50nm-5μm，所述第一介质层高度为50nm-5μm。优选地，所述第一介质层和第一金属层之间设置有第二阻挡层。优选地，所述第一阻挡层、第二阻挡层为SiN，SiON，SiC,SiNC,SiONC中的任意一种或多种组合。优选地，所述电容介质层的边缘延伸越过电容下极板的边缘以电性隔离电容上极板和电容下极板。优选地，所述凹槽的截面形状为三角形、矩形、多边形、圆形、椭圆形中的任意一种或多种组合。优选地，所述第一金属层和所述第二金属层为非电容区域中相邻的金属层或者不相邻的金属层。优选地，所述导电塞层与非电容区域表面的介质层齐平，所述第二金属层设置于所述导电塞层与所述非电容区域表面的介质层上。与现有技术相比，本技术的具有如下技术效果：本技术通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度（通过采用不同的尺寸和材料，本技术的立体结构MIM电容器的电容密度可以达到现有平面结构MIM电容器的10-200倍），可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。附图说明通过说明书附图以及随后与说明书附图一起用于说明本技术某些原理的具体实施方式，本技术所具有的其它特征和优点将变得清楚或得以更为具体地阐明。其中：图1-图10为根据本技术实施例1的金属层-绝缘层-金属层电容器的制作方法的过程示意图；图2-图20为根据本技术实施例2的金属层-绝缘层-金属层电容器的制作方法的过程示意图；图21为沿图6中A-A线得到的剖视示意图的典型实施例，其中，图21（A）为正六边形；图21（B）为正方形；图21（C）为三角形；图21（D）为矩形；图21（E）为圆形；图22为沿图16中B-B线得到的剖视示意图的典型实施例，其中，图22（A）为正六边形；图22（B）为正方形；图22（C）为三角形；图22（D）为矩形；图22（E）为圆形。具体实施方式为解决现有MIM电容器的电容密度无法满足大电容集成电路需求的问题，本技术提供一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。本技术通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度（通过采用不同的尺寸和材料，本技术的立体结构MIM电容器的电容密度可以达到现有平面结构MIM电容器的10-200倍），可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。下面结合附图对本技术的具体实施例做详细的说明。实施例1图1-图10为根据本技术实施例1的金属层-绝缘层-金属层电容器的制作方法的过程示意图。参见图1，提供第一金属层100，于第一金属层100上定义非电容区域、电容区域，图1在此仅示出其中电容区域的结构，而未示出非电容区域的结构。在电容区域中，于第一金属层100表面上依次形成第一介质层400、第三阻挡层500、第二介质层600。其中，形成第一介质层400的厚度T1为50nm-5μm，形成第二介质层600的厚度T2为50nm-5μm。此外，优选地于形成第一介质层400的步骤之前在第一金属层100上依次形成粘附层200、第二阻挡层300。其中，粘附层200通常为TiN层，第二阻挡层300、第三阻挡层500可以为SiN，SiON，SiC,SiNC,SiONC中的任意一种或多种组合。参见图2，刻蚀第二介质层600，停止于第三阻挡层500，形成若干凸起结构601。参见图3，于第二介质层600和第三阻挡层500表面形成第一阻挡层700。第一阻挡层700可以为SiN，SiON，SiC,SiNC,SiONC中的任意一种或多种组合。参见图4，刻蚀凸起结构601顶表面的第一阻挡层700，刻蚀凸起结构601之间的第一阻挡层700、第三阻挡层500，保留凸起结构侧表面的第一阻挡层700作为后续刻蚀的硬掩膜。参见图5，刻蚀第一阻挡层700两侧的第二介质层600和第一介质层400，分别停止于第三阻挡层500和第二阻挡层300。参见图6，刻蚀第三阻挡层500和第二阻挡层300，暴露出第一金属层100上的粘附层200。于是，位于底部的第一介质层400和位于第一介质层400上方的第一阻挡层700形成围堰侧墙1400，其中，第一阻挡层700的高度T3为50nm-5μm，第一介质层400的高度T1为50nm-5μm。围堰侧墙1400对应有凹槽14本文档来自技高网...

【技术保护点】
一种金属层‑绝缘层‑金属层电容器，适于应用于集成电路的片内电容，其特征在于，包括：第一金属层，于第一金属层上定义有非电容区域、电容区域；于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；于电容上极板上设置的导电塞层；于导电塞层上设置的第二金属层。

【技术特征摘要】
1.一种金属层-绝缘层-金属层电容器，适于应用于集成电路的片内电容，其特征在于，包括：
第一金属层，于第一金属层上定义有非电容区域、电容区域；
于电容区域中的第一金属层表面上设置的若干围堰侧墙，所述围堰侧墙包括位于底部的第一介质层及位于第一介质层上的第一阻挡层，所述围堰侧墙对应有凹槽；
于围堰侧墙和凹槽表面依次设置的电容下极板、电容介质层、电容上极板；
于电容上极板上设置的导电塞层；
于导电塞层上设置的第二金属层。
2.如权利要求1所述的金属层-绝缘层-金属层电容器，其特征在于，所述围堰侧墙中，所述第一阻挡层高度为50nm-5μm，所述第一介质层高度为50nm-5μm。
3.如权利要求1所述的金属层-绝缘层-金属层电容器，其特征在于，所...

【专利技术属性】
技术研发人员：陈俭，张智侃，
申请(专利权)人：格科微电子上海有限公司，
类型：新型
国别省市：上海;31