【技术实现步骤摘要】
本专利技术涉及一种降低沟槽隔离结构表面暗电流的方法及沟槽隔离结构。
技术介绍
1、在电子芯片中，浅槽隔离（shallow trench isolation, sti）是常见的晶体管隔离结构。通过刻蚀一定深度的硅衬底，并填充介质层（常见为氧化层）于其中，可以有效的将两侧电路分隔开，并且保持晶体管排布的高密度。因此，在图像传感器感光阵列中，像素内以及像素间的晶体管隔离也常使用sti设计来实现。然而，像素单元中光电二极管结构对衬底的载流子非常敏感。在形成浅槽隔离结构的工艺步骤中，需要刻蚀硅衬底，这带来了具有刻蚀损伤的硅界面。界面损伤会产生大量的界面态，显著增加这个断面的暗电流产生水平。正因如此，传统具有sti结构的像素设计需要拉开光电二极管与sti界面的距离，并辅以较高浓度的钉扎注入（常为p型）来调整界面载流子比例，降低载流子自由程，从而减少光电二极管所能收集的暗电流。
2、在传统的像素设计中，最为常用的暗电流控制方法为界面钉扎。通过在sti界面附近进行较高浓度的p型注入，可以调整此区域中的电子－空穴比例，降低srh机制所产生的电流。另外，较高的空穴浓度也可以有效降低电子在此区域的自由程，减少光电二极管收集到界面电子的概率。由于其效果显著，该方法被广泛运用于现有的cmos图像传感器。由于p型注入区域并不能完全阻挡界面电子的扩散，p型钉扎掺杂包围sti的范围大小影响界面电子扩散进光电二极管的概率，因此这种设计需要在sti区域附近预留一定p型钉扎注入的范围，以保证光电二极管的暗电流处于可以接受的水平。
3、但随着市
技术实现思路
1、本专利技术的目的在于提供一种降低沟槽隔离结构表面暗电流的方法及沟槽隔离结构，有效阻止界面电子向衬底其他区域的扩散，在不增加p型注入剂量的前提下进一步减少钉扎所需要的区域面积。
2、基于以上考虑，本专利技术的一个方面提供一种降低沟槽隔离结构表面暗电流的方法，包括：提供半导体衬底，刻蚀所述衬底形成沟槽；在所述沟槽表面形成p型势垒层和覆盖所述p型势垒层的n型暗电流收集层；在所述沟槽中填充介质层，从而形成沟槽隔离结构。
3、优选的，所述的降低沟槽隔离结构表面暗电流的方法，进一步包括：在所述衬底表面形成功能晶体管，并通过形成n型收集通道将所述n型暗电流收集层与所述功能晶体管的高压漏极相连。
4、优选的，通过离子注入形成所述n型收集通道。
5、优选的，在所述沟槽表面形成p型势垒层和覆盖所述p型势垒层的n型暗电流收集层的步骤包括：依次通过外延生长形成所述p型势垒层和所述n型暗电流收集层。
6、优选的，在所述沟槽表面形成p型势垒层和覆盖所述p型势垒层的n型暗电流收集层的步骤包括：分别通过离子注入形成所述p型势垒层和所述n型暗电流收集层。
7、优选的，进行离子注入的方向与所述沟槽的侧壁呈一角度以使所述沟槽的侧壁被n型暗电流收集层完全覆盖。
8、优选的，所述n型暗电流收集层的掺杂浓度为1e14-1e18 atom/cm3。
9、优选的，所述p型势垒层的掺杂浓度为1e14-1e19 atom/cm3。
10、优选的，所述沟槽隔离结构用于隔离图像传感器中的晶体管。
11、本专利技术的另一方面提供一种沟槽隔离结构，包括：形成于半导体衬底中的沟槽；形成于所述沟槽表面的p型势垒层和覆盖所述p型势垒层的n型暗电流收集层；填充于所述沟槽中的介质层。
12、优选的，所述n型暗电流收集层通过n型收集通道与位于所述衬底表面的功能晶体管的高压漏极相连。
13、优选的，所述n型暗电流收集层的掺杂浓度为1e14-1e18 atom/cm3。
14、优选的，所述p型势垒层的掺杂浓度为1e14-1e19 atom/cm3。
15、优选的，所述沟槽隔离结构位于图像传感器中的晶体管之间。
16、与现有技术相比，本专利技术具有如下有益效果：
17、首先，通过在沟槽隔离结构表面形成p型势垒层和覆盖所述p型势垒层的n型暗电流收集层，n型暗电流收集层与p型势垒层之间形成指向衬底内部的电场能够有效的阻止界面电子向衬底其他区域的扩散，因此可以在不增加p型注入剂量的前提下进一步减少钉扎所需要的区域面积。
18、更进一步，通过n型收集通道将n型暗电流收集层与衬底表面功能晶体管的高压漏极相连，可以源源不断地将滞留在n型暗电流收集层内部的暗电流电子收集，从根本上降低界面暗电流。
19、此外，本专利技术不需要新增光罩，仅借助原有的sti结构，配合适当的注入层修改就可以完成制备，无需额外的工艺成本。
20、因此，本专利技术对于具有sti结构的较小面积像素设计具有较高的价值，尤其有利于小尺寸像素的图像传感器的信噪比提升。
本文档来自技高网...【技术保护点】
1.一种降低沟槽隔离结构表面暗电流的方法，其特征在于，包括：
2.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，进一步包括：在所述衬底表面形成功能晶体管，并通过形成N型收集通道将所述N型暗电流收集层与所述功能晶体管的高压漏极相连。
3.如权利要求2所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，通过离子注入形成所述N型收集通道。
4.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，在所述沟槽表面形成P型势垒层和覆盖所述P型势垒层的N型暗电流收集层的步骤包括：依次通过外延生长形成所述P型势垒层和所述N型暗电流收集层。
5.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，在所述沟槽表面形成P型势垒层和覆盖所述P型势垒层的N型暗电流收集层的步骤包括：分别通过离子注入形成所述P型势垒层和所述N型暗电流收集层。
6.如权利要求5所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，进行离子注入的方向与所述沟槽的侧壁呈一角度以使所述沟槽的侧壁被N型暗电流收集层完全覆盖。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。