【技术实现步骤摘要】
本专利技术涉及一种降低沟槽隔离结构表面暗电流的方法及沟槽隔离结构。
技术介绍
1、在电子芯片中，浅槽隔离（shallow trench isolation, sti）是常见的晶体管隔离结构。通过刻蚀一定深度的硅衬底，并填充介质层（常见为氧化层）于其中，可以有效的将两侧电路分隔开，并且保持晶体管排布的高密度。因此，在图像传感器感光阵列中，像素内以及像素间的晶体管隔离也常使用sti设计来实现。然而，像素单元中光电二极管结构对衬底的载流子非常敏感。在形成浅槽隔离结构的工艺步骤中，需要刻蚀硅衬底，这带来了具有刻蚀损伤的硅界面。界面损伤会产生大量的界面态，显著增加这个断面的暗电流产生水平。正因如此，传统具有sti结构的像素设计需要拉开光电二极管与sti界面的距离，并辅以较高浓度的钉扎注入（常为p型）来调整界面载流子比例，降低载流子自由程，从而减少光电二极管所能收集的暗电流。
2、在传统的像素设计中，最为常用的暗电流控制方法为界面钉扎。通过在sti界面附近进行较高浓度的p型注入，可以调整此区域中的电子－空穴比例，降低srh机制所产生的电...
【技术保护点】
1.一种降低沟槽隔离结构表面暗电流的方法，其特征在于，包括：
2.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，进一步包括：在所述衬底表面形成功能晶体管，并通过形成N型收集通道将所述N型暗电流收集层与所述功能晶体管的高压漏极相连。
3.如权利要求2所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，通过离子注入形成所述N型收集通道。
4.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，在所述沟槽表面形成P型势垒层和覆盖所述P型势垒层的N型暗电流收集层的步骤包括：依次通过外延生长形成所述P型势垒层和所...
【技术特征摘要】
1.一种降低沟槽隔离结构表面暗电流的方法，其特征在于，包括：
2.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，进一步包括：在所述衬底表面形成功能晶体管，并通过形成n型收集通道将所述n型暗电流收集层与所述功能晶体管的高压漏极相连。
3.如权利要求2所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，通过离子注入形成所述n型收集通道。
4.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，在所述沟槽表面形成p型势垒层和覆盖所述p型势垒层的n型暗电流收集层的步骤包括：依次通过外延生长形成所述p型势垒层和所述n型暗电流收集层。
5.如权利要求1所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，在所述沟槽表面形成p型势垒层和覆盖所述p型势垒层的n型暗电流收集层的步骤包括：分别通过离子注入形成所述p型势垒层和所述n型暗电流收集层。
6.如权利要求5所述的降低沟槽隔离结构表面暗电流的方法，其特征在于，进行离子注入的方向与所述沟槽的侧壁呈一角度以使所述沟槽的侧壁被n型暗电流收集层完全覆盖。
...
【专利技术属性】
技术研发人员：黄琨，唐霞，
申请(专利权)人：格科微电子上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。