半导体结构的形成方法技术

技术编号:40546927 阅读:23 留言:0更新日期:2024-03-05 19:04
一种半导体结构的形成方法,包括:提供衬底,所述衬底包括器件区和隔离区;形成位于所述器件区和隔离区的所述衬底上的鳍部,所述器件区中的所述鳍部为器件鳍部,所述隔离区中的所述鳍部为伪鳍部,且所述伪鳍部的去除工艺对所述伪鳍部与所述衬底之间具有刻蚀选择比;去除所述伪鳍部。

【技术实现步骤摘要】

本专利技术实施例涉及半导体制造领域,尤其涉及一种半导体结构的形成方法


技术介绍

1、在半导体制造中,随着超大规模集成电路的发展趋势,集成电路特征尺寸持续减小,为了适应更小的特征尺寸,金属-氧化物-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极结构对沟道的控制能力随之变差,栅极电压夹断(pinch off)沟道的难度也越来越大,使得亚阈值漏电(subthreshold leakage)现象,即所谓的短沟道效应(sce:short-channel effects)更容易发生。

2、因此,为了减小短沟道效应的影响,半导体工艺逐渐开始从平面mosfet向具有更高功效的三维立体式的晶体管过渡,如鳍式场效应晶体管(finfet)。finfet中,栅极结构至少可以从两侧对超薄体(鳍部)进行控制,与平面mosfet相比,栅极结构对沟道的控制能力更强,能够很好的抑制短沟道效应;本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法,其特征在于,包括:

2.如权利要求1所述的半导体结构的形成方法,其特征在于,在去除所述伪鳍部的过程中,所述伪鳍部与所述衬底的刻蚀选择比大于20:1。

3.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述伪鳍部的工艺包括干法刻蚀工艺。

4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成位于所述器件区和隔离区的所述衬底上的鳍部的步骤中,所述伪鳍部的去除工艺对所述伪鳍部与所述器件鳍部之间具有刻蚀选择比。

5.如权利要求4所述的半导体结构的形成方法,其特征在于,在去除所述伪鳍部的过程中,所述伪鳍部...

【技术特征摘要】

1.一种半导体结构的形成方法,其特征在于,包括:

2.如权利要求1所述的半导体结构的形成方法,其特征在于,在去除所述伪鳍部的过程中,所述伪鳍部与所述衬底的刻蚀选择比大于20:1。

3.如权利要求1所述的半导体结构的形成方法,其特征在于,去除所述伪鳍部的工艺包括干法刻蚀工艺。

4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成位于所述器件区和隔离区的所述衬底上的鳍部的步骤中,所述伪鳍部的去除工艺对所述伪鳍部与所述器件鳍部之间具有刻蚀选择比。

5.如权利要求4所述的半导体结构的形成方法,其特征在于,在去除所述伪鳍部的过程中,所述伪鳍部与所述器件鳍部的刻蚀选择比大于20:1。

6.如权利要求4所述的半导体结构的形成方法,其特征在于,形成位于所述器件区和隔离区的所述衬底上的鳍部的步骤包括:形成位于所述器件区的所述衬底上的器件鳍部材料层、以及位于所述隔离区的所述衬底上的伪鳍部材料层;

7.如权利要求6所述的半导体结构的形成方法,其特征在于,所述衬底和器件鳍部材料层为一体结构。

8.如权利要求6所述的半导体结构的形成方法,其特征在于,所述器件鳍部材料层还位于所述隔离区的所述衬底上,形成所述伪鳍部材料层的步骤包括:对所述器件鳍部材料层进行图形化处理,在所述隔离区中形成贯穿所述器件鳍部材料层的开口;在所述开口中形成伪鳍部材料层;

9.如权利要求8所述的半导体结构的形成方法,其特征在于,所述器件鳍部材料层和伪鳍部材料层中任一层作为第一目标材料层,另一层作为第二目标材料层,所述第二目标材料层在所述第一目标材料层之后形成;

10.如权利要求9所述的半导体结...

【专利技术属性】
技术研发人员:司进宋佳俞涛崇二敏张海洋
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1