一种阵列基板及显示装置制造方法及图纸

本实用新型专利技术公开了一种阵列基板及显示装置，包括多条信号线，与各信号线交叉设置的多条相互平行的辅助放电线，与信号线一一对应的第一静电放电单元，以及与各辅助放电线相连的主放电线；其中，各第一静电放电单元的一端与对应的信号线相连，另一端与一条辅助放电线相连。通过各第一静电放电单元，可以将各信号线上的静电导出至辅助放电线，使得各信号线上的静电得以释放，降低了阵列基板上发生静电击穿的概率。

【技术实现步骤摘要】

本技术涉及显示
，尤指一种阵列基板及显示装置。
技术介绍
随着显示技术的发展，显示面板在现代生活中有着越来越广泛的应用，如液晶显示器、有机发光二极管显示器、电润湿显示器、等离子体显示器和电泳显示器等。阵列基板是显示面板中的重要部件，它将栅极信号、数据信号、驱动电路控制信号和其它控制信号提供给面板中的像素。数据信号响应于栅极信号而被发送，并可以用于控制像素的等级或在显示装置上显示期望的图像。目前，各种信号线在阵列基板上交叉布线形成复杂的图案，当通过摩擦产生的静电经互连结构被施加到一个或多个信号线时，可能发生静电击穿导致电路故障例如短路而被损坏。
技术实现思路
鉴于此，本技术实施例提供一种阵列基板及显示装置，用以解决现有技术中存在的阵列基板上信号线间由于静电集中，易发生静电击穿导致线路故障的问题。因此，本技术实施例提供一种阵列基板，包括多条信号线，还包括：与各所述信号线交叉设置的多条相互平行的辅助放电线，与所述信号线一一对应的第一静电放电单元，以及与各所述辅助放电线相连的主放电线；其中，各所述第一静电放电单元的一端与对应的信号线相连，另一端与一条辅助放电线相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，每相邻的至少两条所述信号线为一组，每组中各所述信号线与同一条所述辅助放电线相连，每相邻两组的所述信号线与不同条所述辅助放电线相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，分别与相邻两条所述信号线连接的任意两个所述第一静电放电单元分别连接于不同条所述辅助放电线。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述辅助放电线为N条，N为大于或等于2且小于或等于所述信号线个数的整数；各所述信号线以每N条为一周期，在一个周期内，各条所述信号线通过对应的所述第一静电放电单元分别与不同条所述辅助放电线相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述辅助放电线为三条或两条。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述信号线为数据信号线；所述辅助放电线的条数与组成一个像素的子像素个数相同。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，各所述第一静电放电单元位于全部所述辅助放电线的同一侧；或，各所述第一静电放电单元位于相邻两条所述辅助放电线之间；或，各所述第一静电放电单元分别位于全部所述辅助放电线的两侧。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述第一静电放电单元包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；其中，所述第一薄膜晶体管的栅极和源极短接后与所述信号线相连，漏极与所述辅助放电线相连，或漏极与其他薄膜晶体管的源极或漏极相连；所述第二薄膜晶体管的的栅极和漏极短接后与所述辅助放电线相连，源极与所述信号线相连，或源极与其他薄膜晶体管的源极或漏极相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述第一静电放电单元还包括：第三薄膜晶体管；其中，所述第三薄膜晶体管的的栅极与所述第一薄膜晶体管的漏极相连，源极和所述信号线相连，漏极与所述辅助放电线相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述辅助放电线的一端直接与所述主放电线相连，或通过第二静电放电单元与所述主放电线相连；所述辅助放电线的另一端直接与所述主放电线相连，或通过第二静电放电单元与所述主放电线相连，或悬空设置；或者，所述辅助放电线为环状结构，且所述辅助放电线的至少一个位置直接与所述主放电线相连，或通过第二静电放电单元与所述主放电线相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述第二静电放电单元包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；其中，所述第一薄膜晶体管的栅极和源极短接后与所述辅助放电线相连，漏极与所述主放电线相连，或漏极与其他薄膜晶体管的源极或漏极相连；所述第二薄膜晶体管的栅极和漏极短接后与所述主放电线相连，源极与所述辅助放电线相连，或源极与其他薄膜晶体管的源极或漏极相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述第二静电放电单元还包括：第三薄膜晶体管；其中，所述第三薄膜晶体管的的栅极与所述第一薄膜晶体管的漏极相连，源极和所述辅助放电线相连，漏极与所述主放电线相连。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述主放电线接地或悬空设置；或，所述主放电线为公共电极线；或者，所述主放电线包含环状结构。在一种可能的实现方式中，在本技术实施例提供的上述阵列基板中，所述信号线为数据信号线、栅极信号线、控制信号线、时钟信号线、测试信号线中的之一或组合。本技术实施例还提供了一种显示装置，包括本技术实施例提供的上述阵列基板。本技术有益效果如下：本技术实施例提供的一种阵列基板及显示装置，包括多条信号线，还包括：与各信号线交叉设置的多条相互平行的辅助放电线，与信号线一一对应的第一静电放电单元，以及与各辅助放电线相连的主放电线；其中，各第一静电放电单元的一端与对应的信号线相连，另一端与一条辅助放电线相连。通过各第一静电放电单元，可以将各信号线上的静电导出至辅助放电线，使得各信号线上的静电得以释放，降低了阵列基板上电路发生静电击穿的概率。附图说明图1为本技术实施例提供的阵列基板的结构示意图之一；图2为本技术实施例提供的阵列基板的结构示意图之二；图3为本技术实施例提供的实施例一的结构示意图；图4为本技术实施例提供的实施例二的结构示意图；图5为本技术实施例提供的实施例三的结构示意图；图6为本技术实施例提供的实施例四的结构示意图；图7为本技术实施例提供的阵列基板中第一静电放电单元的结构示意图。具体实施方式下面结合附图，对本技术实施例提供的阵列基板及显示装置的具体实施方式进行详细地说明。附图中各部件的形状和大小不反映阵列基板的真实比例，目的只是示意说明本
技术实现思路
。本技术实施例提供一种阵列基板，如图1至图6所示，包括多条信号线1，还包括：与各信号线1交叉设置的多条相互平行的辅助放电线2，与信号线1一一对应的第一静电放电单元3，以及与各辅助放电线2相连的主放电线4；其中，各第一静电放电单元3的一端与对应的信号线1相连，另一端与一条辅助放电线2相连。本技术实施例提供的上述阵列基板由于设置了连接各信号线1和辅助放电线2的第一静电放电单元3，可以将各信号线1上的静电导出至辅助放电线2，使得各信号线1上的静电得以释放，降低了阵列基板上电路发生静电击穿的概率。在具体实施时，在本技术实施例提供的上述阵列基板中，各信号线1与辅助放电线2的连接方式可以有多种实现方式，例如，每相邻的至少两条信号线1为一组，每组中各信号线1与同一条辅助放电线2相连，每相邻两组的信号线1与不同条辅助放电线2相连。若各信号线1以每相邻的三条为一组，辅助放电线2的条数为两条。此时，任意一组中的三条信号线1均与同一条辅助放电线2相连，且每相邻两组的信号线1分别与两条辅助放电线2相连。这样能将各信号线1上的静电导出至辅助放电线2，使得各信号线1上的静电得以本文档来自技高网...

【技术保护点】
一种阵列基板，包括多条信号线，其特征在于，还包括：与各所述信号线交叉设置的多条相互平行的辅助放电线，与所述信号线一一对应的第一静电放电单元，以及与各所述辅助放电线相连的主放电线；其中，各所述第一静电放电单元的一端与对应的信号线相连，另一端与一条辅助放电线相连。

【技术特征摘要】
1.一种阵列基板，包括多条信号线，其特征在于，还包括：与各所述信号线交叉设置的多条相互平行的辅助放电线，与所述信号线一一对应的第一静电放电单元，以及与各所述辅助放电线相连的主放电线；其中，各所述第一静电放电单元的一端与对应的信号线相连，另一端与一条辅助放电线相连。2.如权利要求1所述的阵列基板，其特征在于，每相邻的至少两条所述信号线为一组，每组中各所述信号线与同一条所述辅助放电线相连，每相邻两组的所述信号线与不同条所述辅助放电线相连。3.如权利要求1所述的阵列基板，其特征在于，分别与相邻两条所述信号线连接的任意两个所述第一静电放电单元分别连接于不同条所述辅助放电线。4.如权利要求3所述的阵列基板，其特征在于，所述辅助放电线为N条，N为大于或等于2且小于或等于所述信号线个数的整数；各所述信号线以每N条为一周期，在一个周期内，各条所述信号线通过对应的所述第一静电放电单元分别与不同条所述辅助放电线相连。5.如权利要求4所述的阵列基板，其特征在于，所述辅助放电线为三条或两条。6.如权利要求4所述的阵列基板，其特征在于，所述信号线为数据信号线；所述辅助放电线的条数与组成一个像素的子像素个数相同。7.如权利要求1所述的阵列基板，其特征在于，各所述第一静电放电单元位于全部所述辅助放电线的同一侧；或，各所述第一静电放电单元位于相邻两条所述辅助放电线之间；或，各所述第一静电放电单元分别位于全部所述辅助放电线的两侧。8.如权利要求1所述的阵列基板，其特征在于，所述第一静电放电单元包括：至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；其中，所述第一薄膜晶体管的栅极和源极短接后与所述信号线相连，漏极与所述辅助放电线相连，或漏极与其他薄膜晶体管的源极或漏极相连；所述第二薄膜晶体管的栅极和漏极短接后与所述辅助放电线相连，源极与所述信号线相...

【专利技术属性】
技术研发人员：龙春平，程鸿飞，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11