一种积累型功率DMOS器件制造技术

本发明专利技术涉及功率半导体器件技术领域，具体涉及到一种积累型DMOS。本发明专利技术提出的一种积累型功率DMOS器件新结构，利用肖特基结的势垒区耗尽栅下的半导体区，从而解决常规积累型功率DMOS为常开型器件的问题。本发明专利技术提出的积累型功率DMOS除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、体二极管反向恢复特性好、不存在寄生三极管等优点。

【技术实现步骤摘要】

本专利技术涉及功率半导体器件
，具体涉及到一种积累型功率DMOS(双扩散金属氧化物半导体场效应晶体管)。
技术介绍
功率DMOS开关速度快，开关损耗小；输入阻抗高，驱动功率小；频率特性好；跨导高度线性。大电流时它具有负的温度系数，没有双极功率器件的二次击穿问题，安全工作区大。功率DMOS器件的发展是在MOS器件自身优点的基础上，努力提高耐压和降低损耗的过程。功率DMOS的导通电阻包括：源区电阻、沟道电阻、积累电阻、JFET电阻、漂移区电阻和漏区电阻。对于低压DMOS来说，沟道电阻在总导通电阻中也占有较重要的比重。为了降低功率DMOS的沟道电阻，以适应低功耗场合的应用，研究者提出了积累型的功率DMOS器件，即用与衬底相同掺杂的积累型沟道替代传统的反型层沟道。但是，积累型功率DMOS由于在栅上不加电压时始终处于导通状态，是一种常开型器件，因此具有较大的静态功耗。
技术实现思路
本专利技术的目的是提供一种积累型功率DMOS，解决常规积累型功率DMOS为常开型器件的问题。本专利技术提出的积累型功率DMOS除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、体二极管反向恢复特性好、不存在寄生三极管等优点。本专利技术所采用的技术方案：一种积累型功率DMOS，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N漂移区3和金属化源极10；所述N漂移区3上层具有N-型轻掺杂区8；所述N-型轻掺杂区8正上方具有N+重掺杂区9；所述N+重掺杂区9的上表面与金属化源极10接触；所述N漂移区3内部还具有第一沟槽和第二沟槽；所述第一沟槽沿N+重掺杂区9上表面中部垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区8后延伸入N漂移区3中；所述第二沟槽位于第一沟槽两侧，第二沟槽沿N+重掺杂区9上表面垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区8后延伸入N漂移区3中；所述第一沟槽中具有多晶硅栅电极4和厚氧化层51，所述多晶硅栅电极4位于厚氧化层51的正上方，所述多晶硅栅电极4两侧具有栅氧化层53，所述多晶硅栅电极4正上方具有隔离氧化层54；所述第二沟槽的上部填充金属7，所述金属7的顶部与金属化源极10直接接触，所述金属7的正下方具有多晶硅场板6和氧化层52，所述多晶硅场板6的侧面及底部被氧化层52包围；所述金属7与N-型轻掺杂区8形成肖特基接触，金属7与N+重掺杂区9形成欧姆接触；所述N-型轻掺杂区8的宽度等于或小于金属7与N-型轻掺杂区8形成的肖特基结在不加偏置时的势垒区宽度；所述N-型轻掺杂区8下表面的深度大于金属7的下表面的深度，N-型轻掺杂区8下表面的深度小于多晶硅栅电极4下表面的深度。进一步的，所述氧化层5为二氧化硅或者二氧化硅和氮化硅的复合材料。进一步的，在氧化层52和厚栅氧化层51下方，注入了P型埋层11。进一步的，所述多晶硅栅电极4的下表面延长到与多晶硅场板6下表面平齐。本专利技术的有益效果为，本专利技术所提供一种积累型功率DMOS，解决常规积累型功率DMOS为常开型器件的问题。本专利技术提出的积累型功率DMOS除了是一种常关型器件，还具有阈值电压较低、导通电阻较小、体二极管反向恢复特性好、不存在寄生三极管等优点。附图说明图1是本专利技术实施例1所提供的积累型功率DMOS的剖面结构示意图；图2是本专利技术实施例2所提供的积累型功率DMOS剖面结构示意图；图3是本专利技术实施例3所提供的积累型功率DMOS剖面结构示意图；图4是本专利技术实施例4所提供的积累型功率DMOS剖面结构示意图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：实施例1如图1所示一种积累型功率DMOS，包括从下至上依次层叠设置的金属化漏极1、N+衬底2、N漂移区3和金属化源极10；所述N漂移区3上层具有N-型轻掺杂区8；所述N-型轻掺杂区8正上方具有N+重掺杂区9；所述N+重掺杂区9的上表面与金属化源极10接触；所述N漂移区3内部还具有第一沟槽和第二沟槽；所述第一沟槽沿N+重掺杂区9上表面中部垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区8后延伸入N漂移区3中；所述第二沟槽位于第一沟槽两侧，第二沟槽沿N+重掺杂区9上表面垂直向下依次贯穿N+重掺杂区9和N-型轻掺杂区8后延伸入N漂移区3中；所述第一沟槽中具有多晶硅栅电极4和厚氧化层51，所述多晶硅栅电极4位于厚氧化层51的正上方，所述多晶硅栅电极4两侧具有栅氧化层53，所述多晶硅栅电极4正上方具有隔离氧化层54；所述第二沟槽的上部填充金属7，所述金属7的顶部与金属化源极10直接接触，所述金属7的正下方具有多晶硅场板6和氧化层52，所述多晶硅场板6的侧面及底部被氧化层52包围；所述金属7与N-型轻掺杂区8形成肖特基接触，金属7与N+重掺杂区9形成欧姆接触；所述N-型轻掺杂区8的宽度等于或小于金属7与N-型轻掺杂区8形成的肖特基结在不加偏置时的势垒区宽度；所述N-型轻掺杂区8下表面的深度大于金属7的下表面的深度，N-型轻掺杂区8下表面的深度小于多晶硅栅电极4下表面的深度。本专利技术的工作原理为：(1)器件的正向导通本专利技术所提供的积累型功率DMOS，其正向导通时的电极连接方式为：槽型栅电极4接正电位，金属化漏极1接正电位，金属化源极10接零电位。当槽型栅电极4为零电压或所加正电压非常小时，由于金属7和N-型轻掺杂区8形成的肖特基结存在势垒区，同时栅电极4和N-型轻掺杂区8存在功函数差，且N-型轻掺杂区8非常窄，故造成N-型轻掺杂区8完全耗尽，电子通道被阻断，此时积累型功率DMOS仍处于关闭状态。因此，该器件为常关型器件。随着槽型栅电极4所加正电压的增加，N-型轻掺杂区8内的耗尽区逐渐缩小，器件由关断状态向开启状态转换。由于采用N-型轻掺杂区8代替了常规功率MOS中的P型体区，器件更容易开启，从而降低了阈值电压。当槽型栅电极4所加正电压等于或大于开启电压之后，由于栅氧化层53侧面处的N-型轻掺杂区8内产生多子电子的积累层，这为多子电流的流动提供了一条低阻通路，导通电阻从而得到降低，此时积累型功率DMOS导通，多子电子在金属化漏极1正电位的作用下从N+重掺杂区9流向金属化漏极1。由于本专利技术采取了更高的漂移区3掺杂浓度，有利于进一步降低导通电阻。另外，由于槽型栅电极4底部的栅氧化层51采取厚氧工艺，所以栅漏电容Cgd得到较大的改善。(2)器件的反向阻断本专利技术所提供的积累型功率DMOS，其反向阻断时的电极连接方式为：槽型栅电极4和金属化源极10短接且接零电位，金属化漏极1接正电位。由于零偏压时金属7和栅氧化层53之间的N-型轻掺杂区8已经被完全耗尽，多子电子的导电通路被夹断。增大反向电压时，金属7和N-型轻掺杂区8形成的肖特基结反向偏置，势垒区展宽，N漂移区3开始承受反向耐压，由于体内场板6和厚栅氧化层51的存在，使N漂移区中形成横向电场，可以辅助N漂移区3耗尽，使漂移区电场接近矩形分布，因此可以提高击穿电压，减小肖特基结的漏电。(3)体二极管反向恢复特性由于本专利技术所提供的积累型功率DMOS的寄生体二极管不是PN结，而是肖特基结，在体二极管正向导通时，漂移区不存在过剩的少数载流子，因此体二极管的反向恢复时间短，反向恢复特性好。此外，由于本专利技术所提供的积累型功率DMOS不存在P型体区，也就不存在寄生双极型晶体管，故没有寄生双极型晶体管开启带本文档来自技高网...

【技术保护点】
一种积累型功率DMOS，包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N漂移区(3)和金属化源极(10)；所述N漂移区(3)上层具有N‑型轻掺杂区(8)；所述N‑型轻掺杂区(8)正上方具有N+重掺杂区(9)；所述N+重掺杂区(9)的上表面与金属化源极(10)接触；所述N漂移区(3)内部还具有第一沟槽和第二沟槽；所述第一沟槽沿N+重掺杂区(9)上表面中部垂直向下依次贯穿N+重掺杂区(9)和N‑型轻掺杂区(8)后延伸入N漂移区(3)中；所述第二沟槽位于第一沟槽两侧，第二沟槽沿N+重掺杂区(9)上表面垂直向下依次贯穿N+重掺杂区(9)和N‑型轻掺杂区(8)后延伸入N漂移区(3)中；所述第一沟槽中具有多晶硅栅电极(4)和厚氧化层(51)，所述多晶硅栅电极(4)位于厚氧化层(51)的正上方，所述多晶硅栅电极(4)两侧具有栅氧化层(53)，所述多晶硅栅电极(4)正上方具有隔离氧化层(54)；所述第二沟槽的上部填充金属(7)，所述金属(7)的顶部与金属化源极(10)直接接触，所述金属(7)的正下方具有多晶硅场板(6)和氧化层(52)，所述多晶硅场板(6)的侧面及底部被氧化层(52)包围；所述金属(7)与N‑型轻掺杂区(8)形成肖特基接触，金属(7)与N+重掺杂区(9)形成欧姆接触；所述N‑型轻掺杂区(8)的宽度等于或小于金属(7)与N‑型轻掺杂区(8)形成的肖特基结在不加偏置时的势垒区宽度；所述N‑型轻掺杂区(8)下表面的深度大于金属(7)的下表面的深度，N‑型轻掺杂区(8)下表面的深度小于多晶硅栅电极(4)下表面的深度。...

【技术特征摘要】
1.一种积累型功率DMOS，包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N漂移区(3)和金属化源极(10)；所述N漂移区(3)上层具有N-型轻掺杂区(8)；所述N-型轻掺杂区(8)正上方具有N+重掺杂区(9)；所述N+重掺杂区(9)的上表面与金属化源极(10)接触；所述N漂移区(3)内部还具有第一沟槽和第二沟槽；所述第一沟槽沿N+重掺杂区(9)上表面中部垂直向下依次贯穿N+重掺杂区(9)和N-型轻掺杂区(8)后延伸入N漂移区(3)中；所述第二沟槽位于第一沟槽两侧，第二沟槽沿N+重掺杂区(9)上表面垂直向下依次贯穿N+重掺杂区(9)和N-型轻掺杂区(8)后延伸入N漂移区(3)中；所述第一沟槽中具有多晶硅栅电极(4)和厚氧化层(51)，所述多晶硅栅电极(4)位于厚氧化层(51)的正上方，所述多晶硅栅电极(4)两侧具有栅氧化层(53)，所述多晶硅栅电极(4)正上方具有隔离氧化层(54)；所述第二沟槽的上部填充金属(7)，所述金属(7)的...

【专利技术属性】
技术研发人员：任敏，罗蕾，李家驹，钟子期，李泽宏，张金平，高巍，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51