沟槽功率器件制造技术

本实用新型专利技术揭示了一种沟槽功率器件。本实用新型专利技术提供的一种沟槽功率器件，通过在半导体衬底中形成第一沟槽、第二沟槽、第三沟槽，并在所述沟槽的底壁形成第一介质层，在第一沟槽的侧壁形成第二介质层，在第一沟槽的第一介质层上第二介质层之间的填充材料层形成静电隔离结构，进而实现了静电隔离结构设置在半导体衬底中，避免了静电隔离结构高于第二沟槽、第三沟槽的情况，使得半导体衬底表面平整，有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，从而实现器件结构，使参数和可靠性满足产品的要求。

【技术实现步骤摘要】

本技术涉及半导体设备领域，特别是涉及一种沟槽功率器件。
技术介绍
半导体技术中，功率分立器件包括功率MOSFET、大功率晶体管和IGBT等器件。早期功率器件均是基于平面工艺生产，但随着半导体技术的发展，小尺寸、大功率、高性能成了半导体发展的趋势。沟槽工艺由于将沟道从水平变成垂直，消除了平面结构寄生JFET电阻的影响，使元胞尺寸大大缩小，在此基础上增加原胞密度，提高单位面积芯片内沟道的总宽度，就可以使得器件在单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降以及相关参数得到优化，实现了更小尺寸的管芯拥有更大功率和高性能的目标，因此沟槽工艺越来越多运用于新型功率器件中。静电放电(Electro Static Discharge，ESD)是一种在两个物体之间的快速电荷转移现象，在这种现象中伴随有很大电场强度和电流密度，如果不能有效释放此能量，将会导致器件栅氧击穿，甚至使硅衬底和介质层击穿、烧坏。目前在电路产品中，绝大多数集成电路中的静电隔离结构都是在硅衬底中通过掺杂硅来实现的，这将占用一定的硅片面积，但对于器件产品，通常是在多晶硅层(立体空间)实现静电隔离结构，就能够节约一定的面积,从而节约成本。但是采用多晶硅实现的静电隔离结构，也存在种种弊端。如图1所示为传统具有静电保护功能的沟槽功率器件结构示意图，整个器件可分为ESD区域、栅极连线区域和原胞区域。其中，ESD区域中静电隔离结构3就是采用多晶硅掺杂多组P/N相间实现ESD保护功能。由于静电隔离结构3将会存在很大的电场强度和电流密度，因此需要将静电隔离结构3和半导体硅衬底1有效隔离开，因此在静电隔离结构3下方需要较厚的介质层2隔离，厚度h1通常需要大于同时，由于多晶硅本身需要厚度h2通常大于因此会存在约1μm甚至大于1μm的台阶差，这种不平坦的结构会使得后续的沉积介质层4的工艺的台阶覆盖不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层，使器件结构无法实现，使产品的参数和可靠性不能够满足要求。如何通过优化产品结构、工艺流程降低由于静电隔离结构产生的台阶差，使整个半导体衬底表面平坦，有效解决由于传统静电隔离结构的不平坦化使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，以及如何结合底部厚氧化层(Thick Bottom Oxide，TBO)工艺，获得高性能ESD能力的静电隔离结构，从而实现器件结构，使参数和可靠性满足产品的要求，是本
人员所要研究的内容。
技术实现思路
本技术的目的在于提供一种沟槽功率器件，解决由于传统静电隔离结构所致的半导体衬底表面不平坦而影响后续的沉积工艺台阶覆盖能力，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题。为解决上述问题，本技术提供一种沟槽功率器件，包括：半导体衬底；位于所述半导体衬底中的第一沟槽、第二沟槽及第三沟槽；位于所述第一沟槽底壁、第二沟槽及第三沟槽的底壁的第一介质层；位于所述半导体衬底表面及所述第一沟槽、第二沟槽和第三沟槽的侧壁上的栅介电层；位于第一沟槽、第二沟槽及第三沟槽中的填充材料层，且所述栅介电层和填充材料层的上表面齐平；位于所述第一沟槽内的填充材料层中的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区间隔分布，且掺杂类型不同，共同作为静电隔离结构；位于所述第一沟槽中紧靠所述第一沟槽的侧壁并暴露出所述第一介质层的凹槽；位于所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧的P阱；位于所述半导体衬底中第一沟槽、第二沟槽及第三沟槽两侧所述P阱上的N型区；位于所述半导体衬底上的第二介质层，所述第二介质层填充所述凹槽；接触孔，所述接触孔贯穿所述第二介质层并分别延伸至第一沟槽的第一掺杂区中、第二沟槽的填充材料层中及第三沟槽一侧的P阱中；以及位于所述接触孔底部的P型区。可选的，对于所述的沟槽功率器件，所述第一沟槽的深度为0.8μm-2.5μm，宽度为1μm-10μm，所述第二沟槽的深度为0.8μm-2.5μm，宽度为0.5μm-2μm，所述第三沟槽的深度为0.8μm-2.5μm，宽度为0.1μm-0.6μm。可选的，对于所述的沟槽功率器件，所述第一介质层为二氧化硅介质层、氮化硅介质层、氮氧化硅介质层的一种或多种组合。可选的，对于所述的沟槽功率器件，所述第一介质层的厚度为可选的，对于所述的沟槽功率器件，所述填充材料层的厚度为0.3μm-1μm。可选的，对于所述的沟槽功率器件，所述第一掺杂区和第二掺杂区穿透所述第一沟槽内的填充材料层。可选的，对于所述的沟槽功率器件，所述凹槽的宽度为0.2μm-1.5μm。可选的，对于所述的沟槽功率器件，所述第二介质层为二氧化硅介质层、氮化硅介质层、氮氧化硅介质层的一种或组合。可选的，对于所述的沟槽功率器件，所述接触孔位于所述半导体衬底中的深度为0.1μm-0.8μm。可选的，对于所述的沟槽功率器件，还包括：位于所述半导体衬底上的金属层，所述金属层填充所述接触孔；以及位于所述金属层上的钝化层。与现有技术相比，本技术提供的一种沟槽功率器件，通过在半导体衬底中形成第一沟槽，并在所述第一沟槽的底壁形成第一介质层，在第二沟槽的侧壁形成第二介质层，在第一介质层上第二介质层之间形成静电隔离结构，进而实现了静电隔离结构设置在半导体衬底中，避免了静电隔离结构高于第二沟槽、第三沟槽的情况，使得半导体衬底表面平整，有效解决由于传统静电隔离结构的不平坦使后续的沉积工艺台阶覆盖能力不佳，特别是光刻出现匀胶不良，曝光异常，台阶处光刻胶偏薄无法有效作为刻蚀阻挡层等问题，从而实现器件结构，使参数和可靠性满足产品的要求。附图说明图1为现有技术中沟槽功率器件的结构示意图；图2为本技术一实施例中的沟槽功率器件制作方法的流程图；图3-12为本技术实施例一实施例中的沟槽功率器件的制作过程中的结构示意图。具体实施方式下面将结合示意图对本技术的沟槽功率器件及制作方法进行更详细的描述，其中表示了本技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本技术，而仍然实现本技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本技术的限制。在下列段落中参照附图以举例方式更具体地描述本技术。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。本技术提供一种沟槽功率器件及制作方法，所述沟槽功率器件的制作方法包括：步骤S11，提供半导体衬底；步骤S12，在所述半导体衬底中形成第一沟槽、第二沟槽和第三沟槽；步骤S13，在所述第一沟槽、第二沟槽和第三沟槽的底壁形成第一介质层；步骤S14，在所述半导体衬底表面及所述第一沟槽、第二沟槽和第三沟槽的侧壁上生长栅介电层；步骤S15，在所述第一沟槽、第二沟槽及第三沟槽内形成填充材料层并填充满所述第一沟槽、第二沟槽及第三沟槽；步骤S16，进行平坦化，使得所述半导体衬底表面裸露出栅介电层和填充材料层，且所述栅介电层和填充材料层的上表面齐平；步骤S17，在所述半导体衬底中第一沟本文档来自技高网...

【技术保护点】
一种沟槽功率器件，包括：半导体衬底；位于所述半导体衬底中的第一沟槽、第二沟槽及第三沟槽；位于所述第一沟槽底壁、第二沟槽及第三沟槽的底壁的第一介质层；位于所述半导体衬底表面及所述第一沟槽、第二沟槽和第三沟槽的侧壁上的栅介电层；位于第一沟槽、第二沟槽及第三沟槽中的填充材料层，且所述栅介电层和填充材料层的上表面齐平；位于所述第一沟槽内的填充材料层中的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区间隔分布，且掺杂类型不同，共同作为静电隔离结构；位于所述第一沟槽中紧靠所述第一沟槽的侧壁并暴露出所述第一介质层的凹槽；位于所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧的P阱；位于所述半导体衬底中第一沟槽、第二沟槽及第三沟槽两侧所述P阱上的N型区；位于所述半导体衬底上的第二介质层，所述第二介质层填充所述凹槽；接触孔，所述接触孔贯穿所述第二介质层并分别延伸至第一沟槽的第一掺杂区中、第二沟槽的填充材料层中及第三沟槽一侧的P阱中；以及位于所述接触孔底部的P型区。

【技术特征摘要】
1.一种沟槽功率器件，包括：半导体衬底；位于所述半导体衬底中的第一沟槽、第二沟槽及第三沟槽；位于所述第一沟槽底壁、第二沟槽及第三沟槽的底壁的第一介质层；位于所述半导体衬底表面及所述第一沟槽、第二沟槽和第三沟槽的侧壁上的栅介电层；位于第一沟槽、第二沟槽及第三沟槽中的填充材料层，且所述栅介电层和填充材料层的上表面齐平；位于所述第一沟槽内的填充材料层中的第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区间隔分布，且掺杂类型不同，共同作为静电隔离结构；位于所述第一沟槽中紧靠所述第一沟槽的侧壁并暴露出所述第一介质层的凹槽；位于所述半导体衬底中第一沟槽、第二沟槽和第三沟槽两侧的P阱；位于所述半导体衬底中第一沟槽、第二沟槽及第三沟槽两侧所述P阱上的N型区；位于所述半导体衬底上的第二介质层，所述第二介质层填充所述凹槽；接触孔，所述接触孔贯穿所述第二介质层并分别延伸至第一沟槽的第一掺杂区中、第二沟槽的填充材料层中及第三沟槽一侧的P阱中；以及位于所述接触孔底部的P型区。2.如权利要求1所述的沟槽功率器件，其特征在于，所述第一沟槽的深度为0.8μm-2.5μm，宽度为1μm-10μm，所述第二沟...

【专利技术属性】
技术研发人员：杨彦涛，陶玉美，赵学锋，汤光洪，罗永华，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：新型
国别省市：浙江;33