发光二极管芯片封装体制造技术

本公开提供一种发光二极管芯片封装体，包括：一基板；一发光二极管芯片组件(LED chip set)，设于该基板上，且由多个发光二极管芯片一体成形(formed in one piece)；以及至少两个电极，设于该基板上且电性连接至该发光二极管芯片组件。本公开使用由多个发光二极管芯片一体成形的发光二极管芯片组件，可使发光二极管芯片封装体的制造步骤不再需要以高精密度的方式紧密排列彼此分离的多个发光二极管芯片，故可大幅降低生产成本。

【技术实现步骤摘要】

本公开涉及芯片封装体，且特别涉及一种发光二极管芯片封装体。
技术介绍
发光二极管芯片封装体中的发光二极管(LED)是利用于一基底上形成主动层之且于基底上沉积不同导电和半导电层的方式所形成。利用p-n结中的电流，电子-空穴对的再结合(recombination)辐射可用于产生电磁辐射(例如光)。在例如GaAs或GaN的直接能隙材料(direct band gap material)形成的顺向偏压的P-N结中，注入耗尽区中的电子-空穴对的再结合导致电磁辐射发光。上述电磁辐射可位于可见光区或非可见光区。可利用具有不同能隙的材料形成不同颜色的发光二极管。另外，在非可见光区的电磁辐射可通过磷透镜转换成可见光。在现今发光二极管芯片封装体产业皆朝大量生产的趋势迈进的情况下，任何可简化发光二极管芯片封装体的工艺步骤或是降低其生产成本的方法皆可带来巨大的经济效益。因此，业界亟须一种生产成本低且可由较简易的工艺制备而得的发光二极管芯片封装体。
技术实现思路
本公开提供一种发光二极管芯片封装体，包括：基板；发光二极管芯片组件(LED chip set)，设于基板上，且由多个发光二极管芯片一体成形(formed in one piece)；以及至少两个电极，设于基板上且电性连接至发光二极管芯片组件。本公开还提供一种发光二极管芯片封装体，包括：基板；发光二极管芯片组件(LED chip set)，设于基板上，发光二极管芯片组件为晶圆级封装(Wafer Level Chip Scale Packaging)；以及至少两个电极，设于基板上且电性连接至发光二极管芯片组件。为让本公开的特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。附图说明图1A-图1C是本公开实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图。图2A-图2E是本公开另一实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图或剖面图。图3A是本公开另一实施例的发光二极管芯片封装体的侧视图。图3B是本公开另一实施例的发光二极管芯片封装体的侧视图。图3C是本公开另一实施例的发光二极管芯片封装体的侧视图。图3D是本公开另一实施例的发光二极管芯片封装体的侧视图。图4是本公开另一实施例的发光二极管芯片封装体的侧视图。图5是本公开另一实施例的发光二极管芯片封装体的侧视图。其中，附图标记说明如下：100发光二极管芯片封装体；102基板；104平面电极；104a部分；106发光二极管芯片；106a接合区；108导线；110荧光片；112遮蔽层；112’遮蔽层；110S顶表面；200发光二极管芯片封装体；202基板；202C转角区；204电极；204A电极；204B电极；204S顶表面；206发光二极管芯片；206A发光二极管芯片；206B发光二极管芯片；206C发光二极管芯片；206D发光二极管芯片；208导线；210荧光片；210S顶表面；212遮蔽层；214发光二极管芯片组件；214a接合区；216半导体基底；218导线结构；218A导线结构；218B导线结构；218C导线结构；220柱状部；220A柱状部；220B柱状部；220C柱状部；220D柱状部；222导孔；310发光二极管芯片封装体；320发光二极管芯片封装体；330发光二极管芯片封装体；340发光二极管芯片封装体；350长条部；400发光二极管芯片封装体；410A荧光片；410B荧光片；410C荧光片；410D荧光片；2B-2B线段；2D-2D线段；H高度差。具体实施方式以下针对本公开的发光二极管芯片封装体及其制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本公开的不同样态。以下所述特定的组件及排列方式尽为简单描述本公开。当然，这些仅用以举例而非本公开的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本公开，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。必需了解的是，为特别描述或图标的组件可以本领域技术人员所熟知的各种形式存在。此外，当某层在其它层或基板「上」时，有可能是指「直接」在其它层或基板上，或指某层在其它层或基板上，或指其它层或基板之间夹设其它层。此外，实施例中可能使用相对性的用语，例如「较低」或「底部」及「较高」或「顶部」，以描述图标的一个组件对于另一组件的相对关系。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在「较低」侧的组件将会成为在「较高」侧的组件。在此，「约」、「大约」的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含「约」、「大约」的含义。本公开实施例是利用由多个发光二极管芯片一体成形(formed in one piece)的发光二极管芯片组件(LED chip set)以简化制造步骤并降低生产成本。此发光二极管芯片组件亦可称为一晶圆级封装(Wafer Level Chip Scale Packaging)的发光二极管芯片组件。图1A-图1C是本公开实施例的发光二极管芯片封装体在其制造方法中各阶段的侧视图，该图示出专利技术人已知的一种发光二极管芯片封装体的侧视图，唯该图的内容非公知技术，因此仅作为本案所欲解决问题的参考，而非申请前的现有技术。首先参见图1A，发光二极管芯片封装体100包括基板102、设于基板102上的平面电极104以及四个各自独立的发光二极管芯片106。此发光二极管芯片106的其中一个电极(例如为正极)电性连接至平面电极104，而发光二极管芯片106的另一电极(例如为负极)是以导线108由接合区106a电性连接至基板102。此外，发光二极管芯片封装体100还包括设于每一个发光二极管芯片106上的多个荧光片110，且每一片荧光片110皆需切割成特定形状以露出其下的发光二极管芯片106的接合区106a。接着，参见图1B-图1C，形成遮蔽层112’于基板102上。此遮蔽层112’遮蔽用以遮蔽发光二极管芯片106中并非设计用来出光的区域(亦即图1C中发光二极管芯片106的四个侧壁)，并露出荧光片110用以出光的顶表面110S以及平面电极104中用以与外界连接的部分104a。此遮蔽层112’可通过图1B-图1C所示的步骤形成。首先，如图1B所示，形成覆盖于基板102、平面电极104、发光二极管芯片106以及荧光片110上的遮蔽层112。需注意的是，由于此遮蔽层112必须于后续蚀刻步骤中同时露出荧光片110用以出光的顶表面110S以及平面电极104中用以与外界连接的部分104a，故此遮蔽层112必须以特定模具形成特定形状，使其厚度可对应上述荧光片110的顶表面110S及平面电极104的104a部分。易言之，此遮蔽层112中对应平面电极104的部分104a的区域必须具有较薄的厚度，而于对应荧光片110的顶表面110S的区域必须具有较厚的厚度，如图1B所示。接着，于图1C中对此遮蔽层11本文档来自技高网...

【技术保护点】
一种发光二极管芯片封装体，包括：一基板；一发光二极管芯片组件，设于该基板上，且由多个发光二极管芯片一体成形；以及至少两个电极，设于该基板上且电性连接至该发光二极管芯片组件。

【技术特征摘要】
2015.02.25 TW 1041059871.一种发光二极管芯片封装体，包括：一基板；一发光二极管芯片组件，设于该基板上，且由多个发光二极管芯片一体成形；以及至少两个电极，设于该基板上且电性连接至该发光二极管芯片组件。2.一种发光二极管芯片封装体，包括：一基板；一发光二极管芯片组件，设于该基板上，该发光二极管芯片组件为晶圆级封装；以及至少两个电极，设于该基板上且电性连接至该发光二极管芯片组件。3.如权利要求1或2所述的发光二极管芯片封装体，其中该发该光二极管芯片组件还包括一半导体基底，且所述多个发光二极管芯片设于该半导体基底中，且通过该半导体基底中的一导线结构彼此电性连接。4.如权利要求1或2所述的发光二极管芯片封装体，其中所述多个发光二极管芯片并列设置。5.如权利要求1或2所述的发光二极管芯片封装体，还包括：至少一个柱状部，设于该基板上，且所述至少一个电极设于该至少一个柱状部上。6.如权利要求5所述的发光二极管芯片封装体，还包括：一荧光片，设于该发光二极管芯片组件上，其中设于该柱状部上的该电极的顶表面与该荧光片的顶表面的高度差为0至50μm。7.如权利要求6所述...

【专利技术属性】
技术研发人员：陈怡君，林志豪，苏信纶，薛芳昌，
申请(专利权)人：隆达电子股份有限公司，
类型：发明
国别省市：中国台湾;71