半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。本发明专利技术的目标是提供一种具有掩埋铜布线的半导体器件，该掩埋铜布线具有提高的可靠性。包括多孔低k膜的层间绝缘膜，在其布线沟槽中具有布线。该布线具有形成在布线沟槽的底面和侧壁上的第一势垒导体膜，形成在第一势垒导体膜上的第二势垒导体膜，和形成在第二势垒导体膜上的且主要由铜组成的主导体膜。第一势垒导体膜和第二势垒导体膜由相同的导体材料制成，但第一势垒导体膜的密度低于第二势垒导体膜的密度。

【技术实现步骤摘要】
相关申请的交叉参考2015年4月16日提出的日本专利申请No.2015-084470的公开包括说明书、附图和摘要，通过引用的方式将其作为整体合并于此。
本专利技术涉及一种半导体器件及其制造方法，其能够优选使用于例如具有掩埋铜布线的半导体器件及制造该半导体器件的方法。
技术介绍
半导体器件的元件例如通过形成电路的多层布线结构来耦合。布线结构中的一种是掩埋布线结构。通过填充诸如布线沟槽或孔的布线开口形成该掩埋布线结构，通过镶嵌技术用布线材料填充在绝缘膜中形成该布线沟槽或孔。日本未经审查的专利申请公开No.2006-190884(专利文献1)、日本未经审查的专利申请公开No.2004-253781(专利文献2)、日本未经审查的专利申请公开No.2009-158543(专利文献3)、日本未经审查的专利申请公开No.2010-87352(专利文献4)、日本未经审查的专利申请公开No.2004-94274(专利文献5)和日本未经审查的专利申请公开No.2009-4633(专利文献6)，描述了与掩埋布线有关的技术。日本未经审查的专利申请公开No.平6(1994)-151815(专利文献7)描述了与铝基布线有关的技术。日本未经审查的专利申请公开No.2011-142169(专利文献8)、日本未经审查的专利申请公开No.2011-9642(专利文献9)、日本未经审查的专利申请公开No.2008-60316(专利文献10)和日本未经审查的专利申请公开No.2007-43018(专利文献11)描述了与掩埋布线有关的技术。专利文献[专利文献1]日本未经审查的专利申请公开No.2006-190884[专利文献2]日本未经审查的专利申请公开No.2004-253781[专利文献3]日本未经审查的专利申请公开No.2009-158543[专利文献4]日本未经审查的专利申请公开No.2010-87352[专利文献5]日本未经审查的专利申请公开No.2004-94274[专利文献6]日本未经审查的专利申请公开No.2009-4633[专利文献7]日本未经审查的专利申请公开No.平6(1994)-151815[专利文献8]日本未经审查的专利申请公开No.2011-142169[专利文献9]日本未经审查的专利申请公开No.2011-9642[专利文献10]日本未经审查的专利申请公开No.2008-60316[专利文献11]日本未经审查的专利申请公开No.2007-43018
技术实现思路
甚至希望具有掩埋铜布线的半导体器件具有更高的可靠性。通过本文描述和附图，另一目的和新的特征将变得明显。根据一个实施例，半导体器件具有掩埋在层间绝缘膜的布线沟槽中的布线。该布线具有形成在布线沟槽的底面和侧壁上的第一势垒导体膜，形成在第一势垒导体膜上的第二势垒导体膜，和形成在第二势垒导体膜上的主导体膜。该层间绝缘膜包括多孔低介电常数绝缘膜。主导体膜主要由铜组成，而第一势垒导体膜和第二势垒导体膜由相同的导体材料制成。第一势垒导体膜的密度比第二势垒导体膜的密度低。根据另一实施例，半导体器件的制造步骤包括：(a)形成包括多孔低介电常数绝缘膜的层间绝缘膜的步骤，和(b)在该层间绝缘膜中形成布线沟槽的步骤。该制造步骤进一步包括：(c)在包括该布线沟槽的底面和侧表面的层间绝缘膜上形成第一势垒导体膜的步骤，(d)
在第一势垒导体膜上形成第二势垒导体膜的步骤，和(e)在第二势垒导体膜上形成主要由铜组成的主导体膜以使得随之填充布线沟槽的步骤。该制造步骤进一步包括：(f)通过移除布线沟槽外面的主导体膜、第二势垒导体膜和第一势垒导体膜，和保留布线沟槽中的主导体膜、第二势垒导体膜和第一势垒导体膜，来形成掩埋在布线沟槽中的布线的步骤。第一势垒导体膜和第二势垒导体膜由相同的导体材料制成。第一势垒导体膜的密度比第二势垒导体膜的密度低。根据上述实施例，能够提供具有提高的可靠性的半导体器件。附图说明图1是第一实施例的半导体器件的不完整的横截面图；图2是在其制造步骤期间第一实施例的半导体器件的不完整的横截面图；图3是在图2之后的制造步骤期间半导体器件的不完整的横截面图；图4是在图3之后的制造步骤期间半导体器件的不完整的横截面图；图5是在图4之后的制造步骤期间半导体器件的不完整的横截面图；图6是在图5之后的制造步骤期间半导体器件的不完整的横截面图；图7是在图6之后的制造步骤期间半导体器件的不完整的横截面图；图8是在图7之后的制造步骤期间半导体器件的不完整的横截面图；图9是在图8之后的制造步骤期间半导体器件的不完整的横截面图；图10是在图9之后的制造步骤期间半导体器件的不完整的横截面图；图11是在图10之后的制造步骤期间半导体器件的不完整的横截面图；图12是在图11之后的制造步骤期间半导体器件的不完整的横截面图；图13是在图12之后的制造步骤期间半导体器件的不完整的横截面图；图14是在图13之后的制造步骤期间半导体器件的不完整的横截面图；图15是在图14之后的制造步骤期间半导体器件的不完整的横截面图；图16是在图15之后的制造步骤期间半导体器件的不完整的横截面图；图17是在图16之后的制造步骤期间半导体器件的不完整的横截面图；图18是在图17之后的制造步骤期间半导体器件的不完整的横截面图；图19是在图18之后的制造步骤期间半导体器件的不完整的横截面图；图20是在图19之后的制造步骤期间半导体器件的不完整的横截面图；图21是在图20之后的制造步骤期间半导体器件的不完整的横截面图；图22是在图21之后的制造步骤期间半导体器件的不完整的横截面图；图23是在图22之后的制造步骤期间半导体器件的不完整的横截面图；图24是在图23之后的制造步骤期间半导体器件的不完整的横截面图；图25是第一研究示例的半导体器件的不完整的横截面图；图26是第二研究示例的半导体器件的不完整的横截面图；图27是示出用于形成势垒导体膜的溅射设备的一个示例的说明图；图28是第二实施例的半导体器件的不完整的横截面图；图29是在其制造步骤期间第二实施例的半导体器件的不完整的横截面图；图30是在图29之后的制造步骤期间半导体器件的不完整的横截面图；图31是在图30之后的制造步骤期间半导体器件的不完整的横截面图；图32是在图31之后的制造步骤期间半导体器件的不完整的横截面图；图33是在图32之后的制造步骤期间半导体器件的不完整的横截面图；图34是在图33之后的制造步骤期间半导体器件的不完整的横截面图；图35是在图34之后的制造步骤期间半导体器件的不完整的横截面图；图36是在图35之后的制造步骤期间半导体器件的不完整的横截面图；和图37是在图36之后的制造步骤期间半导体器件的不完整的横截面图。具体实施方式在下面的实施例中，为了方便起见如果必要，在将描述分成多个部分或实施例之后，再进行描述。除非另有明确规定这些部分或实施例并不是彼此无关的，但是它们中的一个可以是另一个的部分和全部的修改示例、细节、补充说明等。在下面的实施例中，当提到部件的数字(包括数目、数值、量、范围等)时，该数字不限于特定数字，而是可以大于或小于该特定数字，除非另外明确指定或原则上明显该数字限制于特定数字。此外，在下面的实施例中，不必说，构成的部
件(包本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底；层间绝缘膜，所述层间绝缘膜形成在所述半导体衬底上方；以及布线，所述布线掩埋在所述层间绝缘膜的布线沟槽中，其中所述布线包括：第一势垒导体膜，所述第一势垒导体膜形成在所述布线沟槽的底面和侧壁上方；第二势垒导体膜，所述第二势垒导体膜形成在所述第一势垒导体膜上方；以及主导体膜，所述主导体膜形成在所述第二势垒导体膜上方并且具有作为主要成分的铜，其中所述层间绝缘膜包括多孔低介电常数绝缘膜，其中所述第一势垒导体膜和所述第二势垒导体膜具有相同的导体材料，以及其中所述第一势垒导体膜的密度低于所述第二势垒导体膜的密度。

【技术特征摘要】
2015.04.16 JP 2015-0844701.一种半导体器件，包括：半导体衬底；层间绝缘膜，所述层间绝缘膜形成在所述半导体衬底上方；以及布线，所述布线掩埋在所述层间绝缘膜的布线沟槽中，其中所述布线包括：第一势垒导体膜，所述第一势垒导体膜形成在所述布线沟槽的底面和侧壁上方；第二势垒导体膜，所述第二势垒导体膜形成在所述第一势垒导体膜上方；以及主导体膜，所述主导体膜形成在所述第二势垒导体膜上方并且具有作为主要成分的铜，其中所述层间绝缘膜包括多孔低介电常数绝缘膜，其中所述第一势垒导体膜和所述第二势垒导体膜具有相同的导体材料，以及其中所述第一势垒导体膜的密度低于所述第二势垒导体膜的密度。2.根据权利要求1所述的半导体器件，其中所述第二势垒导体膜的厚度大于所述第一势垒导体膜的厚度。3.根据权利要求1所述的半导体器件，其中所述第一势垒导体膜和所述第二势垒导体膜具有相同的晶体结构。4.根据权利要求1所述的半导体器件，其中所述布线进一步包括夹在所述第二势垒导体膜和所述主导体膜之间的第三势垒导体膜，以及其中所述第三势垒导体膜具有与所述第一势垒导体膜和所述第二势垒导体膜的导体材料不同的导体材料。5.根据权利要求4所述的半导体器件，其中所述第一势垒导体膜和所述第二势垒导体膜各自具有氮化钽膜。6.根据权利要求5所述的半导体器件，其中所述第三势垒导体膜具有钽膜。7.根据权利要求1所述的半导体器件，其中所述第一势垒导体膜和所述第二势垒导体膜各自具有钽膜。8.根据权利要求1所述的半导体器件，其中所述第一势垒导体膜的密度是构成所述第一势垒导体膜的材料的完整晶体的密度的50％至90％。9.根据权利要求8所述的半导体器件，其中所述第二势垒导体膜的密度大于构成所述第二势垒导体膜的材料的完整晶体的密度的90％。10.一种制造半导体器件的方法，包括步骤：(a)在半导体衬底上方形成包括多孔低介电常数绝缘膜的层间绝缘膜；(b)在所述层间绝缘膜中形成布线沟槽；(c)在包括所述布线沟槽的底面和侧壁的所述层间绝缘膜上方形成第一势垒导体膜；(d)在所述第一势垒导体膜上方形成第二势垒导体膜；(e)在所述第二势垒导体膜上方形成以铜为主要成分的主导体膜，以随之填充所述布线沟槽；以及(f)通过移除所述布线沟槽外面的所述主导...

【专利技术属性】
技术研发人员：古桥隆寿，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP