载流子存储型IGBT及其制造方法技术

本发明专利技术公开了一种载流子存储型IGBT，包括：漂移区，P型体区，空穴注入层；交替排列的多个第一和二沟槽，各第二沟槽由底部沟槽和顶部沟槽纵向叠加形成，在各第一和二沟槽中形成有栅介质层和多晶硅栅。第二沟槽的底部沟槽是在顶部沟槽形成后采用各向同性刻蚀形成，底部沟槽使第二沟槽的底部区域的侧面和底部表面覆盖的面积增加，器件导通时由被底部沟槽的侧面和底部表面覆盖的漂移区表面形成的N型积累层形成空穴存储层。本发明专利技术还公开了一种载流子存储型IGBT的制造方法。本发明专利技术能增强空穴在漂移区的存储效应，改善IGBT的导通压降和抗闩锁性能，且不会牺牲击穿电压。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路制造领域，特别是涉及一种载流子存储型IGBT；本专利技术还涉及一种载流子存储型IGBT的制造方法。
技术介绍
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件,其中BJT一般采用能工作在高电压和高电流下的巨型晶体管(Giant Transistor，GTR)也即电力晶体管；IGTB兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。如图1所示，是现有IGBT结构的示意图，包括：漂移区101，由形成于半导体衬底如硅衬底表面的N型轻掺杂区组成，N型掺杂区能采用N型外延层组成。P型体区102，形成于所述漂移区101表面。多个沟槽103，各所述沟槽103穿过所述P型体区102且各所述沟槽103的进入到所述漂移区101中。在各所述沟槽103的底部表面和侧面形成有栅介质层如栅氧化层104，在各所述沟槽103中填充有多晶硅栅105；被各所述多晶硅栅105侧面覆盖的所述P型体区102表面用于形成沟道。在所述漂移区101的底部表面形成有由P+区组成的空穴注入层111；空穴注入层111能够通过对半导体衬底减薄后形成，空穴注入层111的掺杂直接采用P+掺杂的半导体衬底的杂质或者在半导体衬底减薄后通过离子注入形成。在所述P型体区102表面形成有由N+区组成的源区106。在所述半导体衬底的正面形成有层间膜107，所述层间膜107将所述源区106、所述多晶硅栅105和所述P型体区102表面覆盖。在所述源区106和所述多晶硅栅105的顶部分别形成有穿过所述层间膜107的接触孔108。在所述源区106所对应的所述接触孔108的底部形成有P+注入区109，所述P+注入区109穿过所述源区106并和底部的所述P型体区102相接触。在所述层间膜107的表面形成有正面金属层110图形结构，所述正面金属层110图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔108和底部的所述源区106接触，所述栅极通过对应的接触孔108和底部的所述多晶硅栅105接触。在所述空穴注入层111的底部表面形成有由背面金属层组成的集电极。图1所示的IGBT为非穿通型(No Punch Through，NPT)IGBT，在所述漂移区101和所述空穴注入层111之间没有形成N+缓冲层。IGBT也能为穿通型(PT)IGBT或弱穿通型(LPT)IGBT。图1所示的IGBT的导通工作原理为：沟道开启后电子由沟道进入漂移区101如虚线箭头120所示，电子注入到漂移区101中后还会降低漂移区101电势；当漂移区101与背面空穴注入区即所述空穴注入层111的电势差达到二极管导通压降时，空穴由背面注入漂移区101，形成电导调制并降低导通压降。但在电场的作用下部分背面注入的空穴会被电场扫出漂移区如箭头线121所示，并通过接触孔流出，这就是所谓的空穴电流；空穴电流会增大器件的导通压降并降低器件抗闩锁能力。
技术实现思路
本专利技术所要解决的技术问题是提供一种载流子存储型IGBT，能增强空穴在漂移区的存储效应，改善IGBT的导通压降和抗闩锁性能。为此，本专利技术还提供一种载流子存储型IGBT的制造方法。为解决上述技术问题，本专利技术提供的载流子存储型IGBT包括：漂移区，由形成于半导体衬底表面的N型轻掺杂区组成。P型体区，形成于所述漂移区表面。在所述漂移区的底部表面形成有由P+区组成的空穴注入层。多个第一沟槽和多个第二沟槽，各所述第一沟槽和各所述第二沟槽交替排列。各所述第二沟槽由底部沟槽和顶部沟槽纵向叠加形成，所述顶部沟槽穿过所述P型体区且所述顶部沟槽的底部进入到所述漂移区中，所述底部沟槽位于所述顶部沟槽的底部；所述第一沟槽穿过所述P型体区且所述第一沟槽的底部进入到所述漂移区中。在各所述第一沟槽的底部表面和侧面形成有栅介质层，在各所述第一沟槽中填充有多晶硅栅；在各所述第二沟槽的顶部沟槽的侧面形成有栅介质层，在各所述第二沟槽的底部沟槽的底部表面和侧面形成底部介质层，在各所述第二沟槽中填充有多晶硅栅；被各所述多晶硅栅侧面覆盖的所述P型体区表面用于形成沟道。所述第一沟槽和所述第二沟槽的顶部沟槽都是通过光刻定义并采用各向异性刻蚀形成，所述第一沟槽的宽度大于等于所述第二沟槽的顶部沟槽的宽度；所述第二沟槽的底部沟槽是在所述顶部沟槽形成后采用各向同性刻蚀形成，所述底部沟槽使所述第二沟槽的底部区域的侧面和底部表面覆盖的面积增加，器件导通时由被所述底部沟槽的侧面和底部表面覆盖的所述漂移区表面形成的N型积累层形成空穴存储层，用于阻挡空穴从所述漂移区中进入到所述P型体区中。进一步的改进是，所述半导体衬底为硅衬底。进一步的改进是，在所述硅衬底表面形成有硅外延层，所述漂移区直接由N型轻掺杂的所述硅外延层组成，所述P型体区形成于所述漂移区表面的所述硅外延层中。进一步的改进是，所述底部介质层和所述栅介质层工艺相同；或者，所述底部介质层的厚度大于所述栅介质层。进一步的改进是，所述栅介质层和所述底部介质层的材料都为氧化层。进一步的改进是，在所述P型体区表面形成有由N+区组成的源区。在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区、所述多晶硅栅和所述P型体区表面覆盖。在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔。在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。在所述空穴注入层的底部表面形成有由背面金属层组成的集电极。进一步的改进是，在所述源区所对应的所述接触孔的底部形成有P+注入区，所述P+注入区穿过所述源区并和底部的所述P型体区相接触。进一步的改进是，载流子存储型IGBT为穿通型IGBT、非穿通型IGBT或弱穿通型IGBT。为解决上述技术问题，本专利技术提供的载流子存储型IGBT的制造方法包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成由N型轻掺杂区组成的漂移区。步骤二、在所述半导体衬底表面形成硬质掩模层，采用光刻定义出沟槽的形成区域，沟槽包括多个第一沟槽和多个第二沟槽，各所述第一沟槽和各所述第二沟槽交替排列。步骤三、依次对所述硬质掩模层和所述半导体衬底进行各向异性刻蚀形成各所述第一沟槽和各所述第二沟槽的顶部沟槽。步骤四、在各所述第一沟槽和各所述第二沟槽的顶部沟槽的底部表面和侧面依次形成第一氧化硅层和第二氮化硅层，所述第一氧化硅层和所述第二氮化硅层还延伸到各所述沟槽外的所述硬质掩模层表面。步骤五、采用光刻刻蚀工艺将各所述第二沟槽的顶部沟槽的底部表面的所述第一氧化硅层和所述第二氮化硅层去除，各所述第一沟槽的底部表面和侧面以及各所述第二沟槽的顶部沟槽的侧面的所述第一氧化硅层和所述第二氮化硅层都保留。步骤六、以保留的所述第一氧化硅层和所述第二氮化硅层以及所述硬质掩模层为掩模对所述第二沟槽的顶部沟槽的底部的所述半导体衬底进行各向同性刻蚀形成各所述第二沟槽的底部沟槽，由本文档来自技高网...

【技术保护点】
一种载流子存储型IGBT，其特征在于，包括：漂移区，由形成于半导体衬底表面的N型轻掺杂区组成；P型体区，形成于所述漂移区表面；在所述漂移区的底部表面形成有由P+区组成的空穴注入层；多个第一沟槽和多个第二沟槽，各所述第一沟槽和各所述第二沟槽交替排列；各所述第二沟槽由底部沟槽和顶部沟槽纵向叠加形成，所述顶部沟槽穿过所述P型体区且所述顶部沟槽的底部进入到所述漂移区中，所述底部沟槽位于所述顶部沟槽的底部；所述第一沟槽穿过所述P型体区且所述第一沟槽的底部进入到所述漂移区中；在各所述第一沟槽的底部表面和侧面形成有栅介质层，在各所述第一沟槽中填充有多晶硅栅；在各所述第二沟槽的顶部沟槽的侧面形成有栅介质层，在各所述第二沟槽的底部沟槽的底部表面和侧面形成底部介质层，在各所述第二沟槽中填充有多晶硅栅；被各所述多晶硅栅侧面覆盖的所述P型体区表面用于形成沟道；所述第一沟槽和所述第二沟槽的顶部沟槽都是通过光刻定义并采用各向异性刻蚀形成，所述第一沟槽的宽度大于等于所述第二沟槽的顶部沟槽的宽度；所述第二沟槽的底部沟槽是在所述顶部沟槽形成后采用各向同性刻蚀形成，所述底部沟槽使所述第二沟槽的底部区域的侧面和底部表面覆盖的面积增加，器件导通时由被所述底部沟槽的侧面和底部表面覆盖的所述漂移区表面形成的N型积累层形成空穴存储层，用于阻挡空穴从所述漂移区中进入到所述P型体区中。...

【技术特征摘要】
1.一种载流子存储型IGBT，其特征在于，包括：漂移区，由形成于半导体衬底表面的N型轻掺杂区组成；P型体区，形成于所述漂移区表面；在所述漂移区的底部表面形成有由P+区组成的空穴注入层；多个第一沟槽和多个第二沟槽，各所述第一沟槽和各所述第二沟槽交替排列；各所述第二沟槽由底部沟槽和顶部沟槽纵向叠加形成，所述顶部沟槽穿过所述P型体区且所述顶部沟槽的底部进入到所述漂移区中，所述底部沟槽位于所述顶部沟槽的底部；所述第一沟槽穿过所述P型体区且所述第一沟槽的底部进入到所述漂移区中；在各所述第一沟槽的底部表面和侧面形成有栅介质层，在各所述第一沟槽中填充有多晶硅栅；在各所述第二沟槽的顶部沟槽的侧面形成有栅介质层，在各所述第二沟槽的底部沟槽的底部表面和侧面形成底部介质层，在各所述第二沟槽中填充有多晶硅栅；被各所述多晶硅栅侧面覆盖的所述P型体区表面用于形成沟道；所述第一沟槽和所述第二沟槽的顶部沟槽都是通过光刻定义并采用各向异性刻蚀形成，所述第一沟槽的宽度大于等于所述第二沟槽的顶部沟槽的宽度；所述第二沟槽的底部沟槽是在所述顶部沟槽形成后采用各向同性刻蚀形成，所述底部沟槽使所述第二沟槽的底部区域的侧面和底部表面覆盖的面积增加，器件导通时由被所述底部沟槽的侧面和底部表面覆盖的所述漂移区表面形成的N型积累层形成空穴存储层，用于阻挡空穴从所述漂移区中进入到所述P型体区中。2.如权利要求1所述的载流子存储型IGBT，其特征在于：所述半导体衬底为硅衬底。3.如权利要求2所述的载流子存储型IGBT，其特征在于：在所述硅衬底表面形成有硅外延层，所述漂移区直接由N型轻掺杂的所述硅外延层组成，所述P型体区形成于所述漂移区表面的所述硅外延层中。4.如权利要求1所述的载流子存储型IGBT，其特征在于：所述底部介质层和所述栅介质层工艺相同；或者，所述底部介质层的厚度大于所述栅介质层。5.如权利要求1或4所述的载流子存储型IGBT，其特征在于：所述栅介质层和所述底部介质层的材料都为氧化层。6.如权利要求1至4中任一权利要求所述的载流子存储型IGBT，其特征在于：在所述P型体区表面形成有由N+区组成的源区；在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区、所述多晶硅栅和所述P型体区表面覆盖；在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔；在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；在所述空穴注入层的底部表面形成有由背面金属层组成的集电极。7.如权利要求6所述的载流子存储型IGBT，其特征在于：在所述源区所对应的所述接触孔的底部形成有P+注入区，所述P+注入区穿过所述源区并和底部的所述P型体区相接触。8.如权利要求1所述的载流子存储型IGBT，其特征在于：载流子存储型IGBT为穿通型IGBT、非穿通型IGBT或弱穿通型IGBT。9.一种载流子存储型IGBT的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成由N型轻掺杂区组成的漂移区；步骤二、在所述半导体衬底表面形成硬质掩模层，采用光刻定义出沟槽的形成区域，沟槽包括多个第一沟槽和多个第二沟槽，各所述第一沟槽和各所述第二沟槽交替排列；步骤三、依次对所述硬质掩模层和所述半导体衬底进行各向异性刻蚀形成各所述第一沟槽和各所述第二沟槽的顶部沟槽；步骤四、在各所述第一沟槽和各所述第二沟槽的顶部沟槽的底部表面和侧面依次形成第一氧化硅层和第二氮化硅层，所述第一氧化硅层和所述第二氮化硅层还延伸到各所述沟槽外的所述硬质掩模层表面；步骤五、采用光刻...

【专利技术属性】
技术研发人员：柯行飞，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31