具有载流子存储层的沟槽栅IGBT制备方法技术

本发明专利技术涉及一种具有载流子存储层的沟槽栅IGBT制备方法，其包括如下步骤：a、提供所需具有第一导电类型的衬底，并在所述衬底内的上部设置载流子存储层；b、提供所需具有第二导电类型的基板，并将所述基板键合固定在衬底上；c、在上述的器件基底的正面设置所需的沟槽型正面结构；d、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底背面且导电类型为第二导电类型的集电区，所述集电区上设有集电极金属层，所述集电极金属层与集电区欧姆接触。本发明专利技术工艺步骤简单，与现有工艺兼容，提高了IGBT器件的稳定性和可靠性。

【技术实现步骤摘要】

本专利技术涉及一种IGBT器件制备工艺，尤其是一种具有载流子存储层的沟槽栅IGBT制备方法，属于IGBT器件的

技术介绍
IGBT是当今功率半导体中最重要的器件之一，它既有MOSFET易于驱动、控制简单、开关频率高的优点，又有功率晶体管的导通电压低、通态电流大、损耗小的优点。正是由于这些技术和功能上的优势，IGBT器件逐步实现了对以往功率器件产品的替代。IGBT产品集合了高频、高压、大电流三大技术优势，同时IGBT能够实现节能减排，具有很好的环境保护效益，在电网、轨道交通、电动汽车、工业变频、家电领域获得了广泛的应用。到目前为止，IGBT器件结构经历从穿通型绝缘栅双极晶体管(PT-1GBT)到非穿通型绝缘栅双极型晶体管(NPT-1GBT)，再到电场截止型绝缘栅双极晶体管(FS-1GBT)的变化；也经历了从平面型绝缘栅双极晶体管(Planar-1GBT)到沟槽型绝缘栅双极晶体管(Trench-1GBT)的变化。为进一步降低导通压降和关断损耗，在传统Trench-1GBT的基础上，增加了一层载流子存储层(如图1所示的载流子存储的沟槽栅双极晶体管CarrierStored Trench Bipolar Transistor，简称CSTBT)，能进一步优化载流子浓度分布，从而进一步降低导通损耗，增加器件的电流能力，更好的实现了导通损耗与关断损耗的折中关系，使得器件的性能进一步提高，已经逐步成为IGBT的主流方向。具有载流子存储层的沟槽栅IGBT与传统的Trench IGBT相比，在沟槽部分，它包括三层结构:N型发射极、P,(P-well)以及载流子存储层(CS-layer)。对于具有载流子存储层的沟槽栅IGBT器件，目前的制备方法包括如下步骤: 1)、在均勾掺杂的η-衬底上注入P离子，退火推进形成N型CS-1ayer； 2)、注入B离子，退火推进形成P-well层； 3)、注入P离子，形成N+源区，然后刻蚀挖槽制作沟槽栅，最后淀积金属，完成正面结构的制作。4)、背面离子注入形成η-缓冲层，最后B离子注入形成P+集电区，然后背面金属化。对于目前的制备方法，存在如下问题:首先离子注入形成的CS-layer，会影响之后形成的P-we11层的掺杂浓度分布，会在P-we11层引入P离子。所以P_well层的掺杂浓度分布是由η型CS-1ayer和P_well的掺杂互相补偿后形成的结果，其中P_well层的掺杂分布代表器件的垂直MOSFET沟道的掺杂分布。由于这种额外的补偿作用，该器件沟道部分的载流子浓度比传统的Trench-1GBT (在Trench部分具有两层结构:N型发射极/P_well层)相对要高一些。由于在P-well层引入的P离子，会中和部分B离子，最终会使P-well层的掺杂浓度降低，因此，沟槽栅IGBT器件的Vge (th)降低。所以当调整N型CS-1ayer的掺杂浓度分布时，器件的阈值电压也会随之变化，随着N型载流子存储层的掺杂浓度的升高，器件的阈值电压会降低，从而影响了器件的稳定性和可靠性。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种具有载流子存储层的沟槽栅IGBT制备方法，其工艺步骤简单，与现有工艺兼容，提高了 IGBT器件的稳定性和可靠性。按照本专利技术提供的技术方案，一种具有载流子存储层的沟槽栅IGBT制备方法，所述沟槽栅IGBT制备方法包括如下步骤: a、提供所需具有第一导电类型的衬底，并在所述衬底内的上部设置载流子存储层，所述载流子存储层的导电类型与衬底的导电类型相一致； b、提供所需具有第二导电类型的基板，并将所述基板键合固定在衬底上，且基板与衬底键合固定后，基板与载流子存储层相接触，以形成所需的器件基底； C、在上述的器件基底的正面设置所需的沟槽型正面结构，所述沟槽型正面结构包括沟槽，所述沟槽从器件基底的上表面垂直向下延伸且沟槽的槽底位于载流子存储层下方的衬底内； d、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底背面且导电类型为第二导电类型的集电区，所述集电区上设有集电极金属层，所述集电极金属层与集电区欧姆接触。所述载流子存储层通过在衬底的正面注入第一导电类型离子并退火后形成。 所述衬底的材料包括硅，基板的材料包括硅；衬底与基板均采用硅时，基板与衬底采用娃-娃键合固定。所述沟槽型正面结构还包括位于基板内的源区，所述源区的导电类型与载流子存储层以及衬底的导电类型相一致，源区位于沟槽外壁的侧上方，且源区与沟槽的外壁相接触；沟槽内填充有导电多晶硅，沟槽的槽口覆盖有绝缘氧化层，且在所述绝缘氧化层上淀积源极金属层，所述源极金属层与源区以及基板欧姆接触。所述背面结构还包括位于衬底与集电区之间的缓冲层，所述缓冲层通过在衬底的背面注入第一导电类型离子形成。所述“第一导电类型”和“第二导电类型”两者中，对于N型绝缘栅双极型晶体管IGBT,第一导电类型指N型，第二导电类型为P型；对于P型绝缘栅双极型晶体管IGBT，第一导电类型与第二导电类型所指的类型与N型绝缘栅双极型晶体管IGBT正好相反。本专利技术的优点:在衬底的正面通过离子注入形成载流子存储层，将基板与衬底键合，以形成器件基底，从而优化了形成的IGBT器件内N型载流子存储层和P阱层的掺杂浓度分布，避免了现有IGBT器件中载流子存储层对P阱层掺杂浓度分布的补偿效应，解决了随着N型载流子存储层掺杂浓度的变化对IGBT器件阈值电压的影响问题，从而可以更好的按设计要求控制N型载流子存储层的掺杂浓度分布，调节起来更方便，提高了 IGBT器件的稳定性和可靠性。【附图说明】图1为现有沟槽型IGBT的结构剖视图。图2~图6为本专利技术制备沟槽型IGBT的具体实施工艺步骤剖视图，其中图2为本专利技术在衬底上制备得到载流子存储层后的剖视图。图3为本专利技术基板的剖视图。图4为本专利技术基板与衬底键合得到器件基底的剖视图。图5为本专利技术在器件基底上制备得到沟槽型正面结构后的剖视图。图6为本专利技术在期间基底上制备得到背面结构后的剖视图。附图标记说明:1_衬底、2-缓冲层、3-集电区、4-集电极金属层、5-沟槽、6-导电多晶硅、7-载流子存储层、8-P阱层、9-源区、10-绝缘氧化层、11-源极金属层以及12-基板。【具体实施方式】下面结合具体附图和实施例对本专利技术作进一步说明。如图2~图6所示:为了提高IGBT器件的稳定性和可靠性，以N型IGBT器件为例，本专利技术沟槽栅IGBT制备方法包括如下步骤: a、提供所需N型的衬底1，并在所述衬底I内的上部设置载流子存储层7，所述载流子存储层7的导电类型与衬底I的导电类型相一致； 如图2所示，衬底I的材料可以采用常用的半导体硅，衬底I的导电当前第1页1 2 本文档来自技高网...

【技术保护点】
一种具有载流子存储层的沟槽栅IGBT制备方法，其特征是，所述沟槽栅IGBT制备方法包括如下步骤：（a）、提供所需具有第一导电类型的衬底（1），并在所述衬底（1）内的上部设置载流子存储层（7），所述载流子存储层（7）的导电类型与衬底（1）的导电类型相一致；（b）、提供所需具有第二导电类型的基板（12），并将所述基板（12）键合固定在衬底（1）上，且基板（12）与衬底（1）键合固定后，基板（12）与载流子存储层（7）相接触，以形成所需的器件基底；（c）、在上述的器件基底的正面设置所需的沟槽型正面结构，所述沟槽型正面结构包括沟槽（5），所述沟槽（5）从器件基底的上表面垂直向下延伸且沟槽（5）的槽底位于载流子存储层（7）下方的衬底（1）内；（d）、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底（1）背面且导电类型为第二导电类型的集电区（2），所述集电区（2）上设有集电极金属层（4），所述集电极金属层（4）与集电区（2）欧姆接触。

【技术特征摘要】

【专利技术属性】
技术研发人员：贾艳，朱阳军，卢烁今，陈宏，
申请(专利权)人：江苏物联网研究发展中心，江苏中科君芯科技有限公司，
类型：发明
国别省市：江苏;32