具有增强的击穿电压的III-N晶体管制造技术

讨论了与具有增强的击穿电压的III‑N晶体管有关的技术、包含这样的晶体管的系统以及用于形成它们的方法。这样的晶体管包括处于衬底之上的具有开口的硬掩模、源极、漏极以及处于源极与漏极之间的沟道，并且源极或漏极的一部分设置在硬掩模的开口之上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例总体上涉及III-N半导体晶体管，并且更具体而言涉及具有增强的击穿电压的III-N晶体管、器件和制造技术。
技术介绍
在一些实施方式中，可以将诸如基于氮化镓(GaN)的晶体管等基于III-N材料的晶体管用于高电压和/或高频应用。例如，功率管理集成电路(PMIC)和射频集成电路(RFIC)可以是片上系统(SOC)实施方式中的关键功能块。可以在诸如智能电话、平板电脑、膝上型电脑、上网本等移动计算平台中找到这样的SOC实施方式。在这样的实施方式中，PMIC和RFIC是功率效率和形状因子的重要因素(并且可能与逻辑和存储电路一样重要，甚至更重要)。在一些示例中，基于氮化镓的器件可以是有利的，因为相较于硅(Si；～1.1eV)，GaN具有宽带隙(-3.4eV)。与类似尺寸的Si晶体管相比，宽带隙可以允许GaN晶体管在遭受击穿之前承受更大的电场(例如，外加电压，VDD)。此外，GaN晶体管可以采用2D电子气(例如，2D表层电荷)作为其传输通道。例如，2D表层电荷可以形成在通过外延沉积具有更大的自发和压电极化的电荷感应膜(例如GaN上的氮化铝(AlN)、氮化铝镓(AlGaN)或氮化铝铟(AlInN))而形成的突变异质界面处。在没有杂质掺杂剂的情况下通过这样的机制可以形成高达2×1013/cm2的非常高的电荷密度，从而允许例如高于1000cm2/(Vs)的高迁移率。对于功率管理和射频(RF)放大而言，晶体管可能需要大宽度(例如，大于1mm)，以提供大电流(例如，大于1A)和大功率(例如，>1W)。此外，为了充分利用所讨论的GaN的属性，通常将GaN晶体管异质集成到Si衬底上，使得可以将GaN晶体管放置成紧密靠近Si CMOS器件。这样的放置可以将互连损失降至最低，可以提供更小的总覆盖面积，并且提
供缩放的优点。随着晶体管间距的降低，晶体管可以承受的最大击穿电压可以与栅极-漏极间隔的缩小成比例地降低。使用当前技术，为了承受更大的击穿电压，必须扩大晶体管的栅极到漏极的距离，并且必须接受相关联的面积代价。使用这样的技术可能需要在击穿电压与晶体管缩放之间进行权衡。因而，现有技术不提供将晶体管缩放到更小的间距或者在当前间距下增大击穿电压。在PMIC或RFIC实施方式中，对于大电压操纵(例如，直接电池连接、输入/输出、通用串行总线)等，这种问题可能变得至关重要。附图说明在附图中通过示例的方式而非限制的方式来例示文中描述的材料。为了例示的简单清楚，附图中例示的元件不一定按比例绘制。例如，为了清楚起见，一些元件的尺寸可能相对于其它元件被放大。此外，在认为合适的情况下，附图标记在各图之间重复以指示对应或相似的元件。在附图中：图1A是包括示例性晶体管的示例性晶体管结构的侧视图；图1B是图1A的示例性晶体管的部分的平面图；图1C示出了示例性非本征漏极异质结；图2A是包括示例性晶体管的示例性晶体管结构的侧视图；图2B是图2A的示例性晶体管的平面图；图3是示出用于形成具有增强的击穿电压的晶体管的示例性过程的流程图；图4A、4B、4C、4D、4E、4F、4G和4I是在执行特定制造操作时的示例性晶体管结构的侧视图；图5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、5K和5L是在执行特定制造操作时的示例性晶体管结构的侧视图；图6是采用具有增强的击穿电压的晶体管的集成电路的移动计算平台的示意图；以及图7是计算装置的功能框图，以上全部是根据本公开内容的至少一些实施方式而布置的。具体实施方式现在将参考所包含的附图描述一个或多个实施例或实施方式。尽管讨论了具体构造和布置，但是应当理解这仅是出于说明的目的而做出的。相关领域技术人员将认识到可以采用其它构造和布置而不背离描述的精神和范围。对于相关领域技术人员显而易见的是，还可以将文中描述的技术和/或布置应用于除了文中描述的以外的其它系统和应用中。在下文的具体实施方式中参考形成具体实施方式的部分的附图，在附图中，类似的附图标记始终可以表示类似的部分，以指示对应或相似的元件。要认识到，为了例示的简单和/或清晰，图中所示的元件不必按比例绘制。例如，为了清晰起见，一些元件的尺寸可能相对于其它元件被放大。此外，应当理解，可以利用其它实施例并且可以做出结构和/或逻辑上的改变而不背离所主张保护的主题的范围。还应当指出，例如向上、向下、顶部、底部、之上、之下等方向和参照可以用于方便对附图和实施例的讨论，其并非意在对所主张保护的主题的应用进行限制。因此，不应从限制的意义上考虑下述具体实施方式，所主张保护的主题的范围仅由所附权利要求及其等价方案限定。在下文的描述中，阐述了很多细节。但是，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本专利技术。在一些实例中，以方框图的形式而非细节的形式示出公知的方法和装置，以避免使本专利技术难以理解。在整个本说明书中提到“实施例”或“一个实施例”表示在本专利技术的至少一个实施例中包括结合实施例描述的特定特征、结构、功能或特性。因而，本说明书中各处出现的短语“在实施例中”或“在一个实施例中”未必指本专利技术的相同实施例。此外，可以不受限制地在一个或更多实施例中通过任何适当的方式结合所述特定特征、结构、功能或特性。例如，只要是在与第一和第二实施例相关联的特定特征、结构、功能或特性不相互排斥的地方，就可以使这两个实施例相结合。如本专利技术的说明书和所附权利要求中所使用的，单数冠词意在还包括复数形式，除非上下文明确地另行指出。还应当理解，文中使用的术语“和/或”是指并且包含一个或多个相关联的列举项的任何和所有可能的组合。可以在文中使用术语“耦合”和“连接”连同其派生词来描述部件之
间的结构关系。应当理解，这些术语并非意在彼此同义。更确切地说，在特定实施例中，可以使用“连接”指示两个或更多元件相互直接物理接触或电接触。可以使用“耦合”指示两个或更多元件相互直接或者间接(其间具有其它中间元件)物理或电接触，和/或两个或更多元件相互协作或交互(例如，就像在因果关系当中那样)。文中使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”等等是指一个材料层或部件相对于其它层或部件的相对位置。例如，设置在一层之上或者之下的另一层可以与所述一层直接接触，或者可以具有一个或多个中间层。此外，设置在两个层之间的一个层可以与两个层直接接触，或者可以具有一个或多个中间层。相形之下，位于第二层“上”的第一层则与第二层直接接触。类似地，除非另行明确指出，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个中间特征。如本说明书通篇和权利要求中所使用的，由术语“……的至少其中之一”或者“……中的一者或多者”结合的项目的列表可以指所列举的术语的任何组合。例如，短语“A、B或C中的至少一个”可以表示A、B、C、A和B、A和C、B和C、或者A、B、和C。下文描述了与对于给定尺寸具有增大的击穿电压的晶体管有关的晶体管、器件、设备、计算平台和方法。如上文所述，可能有利的是，在给定晶体管击穿电压下降低晶体管间距或者在给定间距(和/或相关联的给定栅极到漏极间隔距离或长度)下提供增大的击穿电压。在一个实施例中，氮化镓(Ga本文档来自技高网...

【技术保护点】
一种晶体管，包括：设置在衬底之上的硬掩模，其中，所述硬掩模包括至少一个开口；源极、漏极以及位于所述源极与所述漏极之间的栅极耦合沟道，其中，所述沟道包括氮化镓并且设置在所述硬掩模之上，并且其中，所述漏极包括邻近所述沟道的非本征漏极部分以及远离所述沟道的本征漏极部分；以及至少设置在所述非本征漏极部分之上的极化层，其中，所述源极或所述漏极的至少其中之一的部分设置在所述硬掩模的所述开口之上。

【技术特征摘要】
【国外来华专利技术】1.一种晶体管，包括：设置在衬底之上的硬掩模，其中，所述硬掩模包括至少一个开口；源极、漏极以及位于所述源极与所述漏极之间的栅极耦合沟道，其中，所述沟道包括氮化镓并且设置在所述硬掩模之上，并且其中，所述漏极包括邻近所述沟道的非本征漏极部分以及远离所述沟道的本征漏极部分；以及至少设置在所述非本征漏极部分之上的极化层，其中，所述源极或所述漏极的至少其中之一的部分设置在所述硬掩模的所述开口之上。2.根据权利要求1所述的晶体管，其中，所述非本征漏极部分包括比所述沟道具有更宽的带隙的材料。3.根据权利要求1所述的晶体管，其中，所述栅极包括栅极叠置体，所述栅极叠置体包括邻近所述沟道的非外延电介质。4.根据权利要求3所述的晶体管，其中，所述源极包括邻近所述沟道的非本征源极部分以及远离所述沟道的本征源极部分，其中，所述极化层设置在所述非本征源极部分之上，并且所述极化层在所述沟道之上具有开口。5.根据权利要求1所述的晶体管，其中，所述源极的部分设置在所述硬掩模的所述开口之上，并且其中，所述非本征漏极部分包括比所述沟道具有更宽的带隙的材料。6.根据权利要求5所述的晶体管，其中，所述材料包括氮化铝镓。7.根据权利要求6所述的晶体管，其中，所述非本征漏极部分包括渐变非本征漏极部分，所述渐变非本征漏极部分具有从所述沟道与所述非本
\t征漏极部分之间的结朝向所述本征漏极部分增大的铝百分比。8.根据权利要求6所述的晶体管，其中，所述氮化铝镓包括不超过10％的铝百分比，并且余量为镓。9.根据权利要求6所述的晶体管，其中，所述晶体管的预定击穿电压是至少10伏，并且所述非本征漏极部分的横向长度低于45nm。10.根据权利要求1所述的晶体管，其中，所述本征漏极部分设置在所述硬掩模之下并且在所述硬掩模之下横向延伸。11.根据权利要求10所述的晶体管，其中，所述非本征漏极部分包括设置在所述硬掩模的所述开口之上并且在所述沟道与所述本征漏极之间延伸的竖直非本征漏极部分。12.根据权利要求11所述的晶体管，还包括：设置在所述硬掩模与所述衬底之间的第二硬掩模，所述第二硬掩模包括至少一个第二开口；以及设置在所述第二硬掩模之上的III-N材料层，其中，所述本征漏极部分设置在所述III-N材料层之上。13.根据权利要求12所述的晶体管，其中，所述第二开口从所述竖直非本征漏极部分横向偏移了所述竖直非本征漏极部分与第二竖直非本征漏极部分之间的间距的四分之一。14.根据权利要求11所述的晶体管，其中，所述晶体管的预定击穿电压是至少100伏，并且所述非本征漏极部分的有效长度低于440nm。15.一种用于制造晶体管的方法，...

【专利技术属性】
技术研发人员：H·W·田，B·舒金，S·达斯古普塔，R·周，S·H·宋，R·皮拉里塞泰，M·拉多萨夫列维奇，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US