半导体系统及用于测试半导体器件的方法技术方案

一种半导体系统，包括半导体器件和功能测试设备。该半导体器件包括：多个第一输入引脚，适用于接收多个命令信号/地址信号；多个多用途寄存器；以及奇偶校验检验单元，适用于在命令信号/地址信号中的第一逻辑值的数目对应于奇偶校验位的逻辑值时将奇偶校验检验结果确定为通过，在该第一逻辑值的数目与奇偶校验位的逻辑值不对应时将奇偶校验检验结果确定为失败，以及控制命令信号/地址信号以使其被储存在多用途寄存器中。该功能测试设备适用于在功能测试期间施加命令信号/地址信号到第一输入引脚，以及适用于控制命令信号/地址信号使得第一逻辑值的数目与奇偶校验位的逻辑值不对应。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年3月5日提交的申请号为10-2015-0030748的韩国专利申请的优先权，其全部公开内容通过引用整体合并于此。
本专利申请文件涉及一种半导体系统及用于测试半导体器件的方法。
技术介绍
包括DRAM等的半导体器件已经以各种方式改变以满足各种要求。一种这样的结构改变是多芯片封装(MCP)的开发。MCP是包含多个芯片的封装芯片。用于半导体器件的封装技术已经持续发展以减小尺寸并增加储存容量。近来，已经开发了安装高效同时能够减小尺寸并增加储存容量的各种层叠半导体封装技术。在制造半导体封装体时，使用探针测试设备来执行OS(开路/短路)测试以检测输入/输出引脚(用于向/从包括在半导体封装体中的半导体器件输入/输出)是否正确耦接到内部电路。此外，当封装功能测试设备测试半导体器件是否正常操作之后检测到缺陷单元时，用冗余单元来修复缺陷单元。OS测试检测半导体封装体中的半导体器件的输入/输出引脚是否正确耦接到半导体封装体的球焊点。该测试也判定输入到半导体封装体的信号是否能够正确地传送到半导体器件，或者判定从半导体器件传送来的信号是否能够正确地从半导体封装体输出。OS测试在封装测试之前执行，因为功能测试结果仅在OS测试中无缺陷的情况下可信。即，在输入/输出引脚正确耦接的假设下才能够检测并修复缺陷单元。这样，本来不得不丢弃的半导体器件可以保留。然而，为了减少制备时间和成本，可以跳过使用探针测试设备的OS测试，而可以直接使用封装功能测试设备来执行功能测试和修复操作。在这种情形下，不能保证在半导体器件的输入/输出引脚中不存在OS缺陷。专利技术内容各种实施例针对一种半导体系统及用于测试半导体器件的方法，该半导体系统能够使用半导体器件中提供的多用途寄存器(MPR)而通过对半导体器件执行功能测试的封
装功能测试设备来执行OS测试。在一个实施例中，半导体系统可以包括：半导体器件和功能测试设备。半导体器件包括：多个第一输入引脚，适用于接收多个命令信号/地址信号；多个多用途寄存器；以及奇偶校验检验单元，适用于在命令信号/地址信号中的第一逻辑值的数目对应于奇偶校验位的逻辑值时将奇偶校验检验结果确定为通过，在第一逻辑值的数目与奇偶校验位的逻辑值不对应时将奇偶校验检验结果确定为失败，以及控制命令信号/地址信号以储存在多用途寄存器中。功能测试设备适用于在功能测试期间施加命令信号/地址信号到第一输入引脚，并控制命令信号/地址信号使得第一逻辑值的数目与奇偶校验位的逻辑值不对应。在一个实施例中，半导体系统可以包括半导体系统和功能测试设备。半导体器件包括：多个多用途寄存器；以及多个第一输入引脚，适用于接收被划分为第一组和第二组的多个命令信号/地址信号，以及适用于执行由第一组的命令信号/地址信号指定的一个或更多个功能测试操作，其中，功能测试操作包括将第二组的命令信号/地址信号储存在多用途寄存器中以及从多用途寄存器中输出第二组的命令信号/地址信号的操作。功能测试设备适用于在功能测试期间施加命令信号/地址信号到第一输入引脚，以及根据半导体器件是否正确地执行功能测试操作以及储存于其中的命令信号/地址信号与从半导体器件输出的命令信号/地址信号之间的比较结果来判定针对第一输入引脚的测试结果。在一个实施例中，提供有用于测试半导体器件的方法，该半导体器件包括：多个输入引脚，用于接收多个命令信号/地址信号；以及多个多用途寄存器。该方法可以包括：通过输入引脚来施加命令信号/地址信号到半导体器件，而控制命令信号/地址信号使得在命令信号/地址信号中的第一逻辑值的数目与奇偶校验位的奇偶校验检验值不对应；执行奇偶校验检验，以及在第一逻辑值的数目对应于奇偶校验位的奇偶校验检验值时将奇偶校验检验结果确定为通过，或者在第一逻辑值的数目与奇偶校验位的奇偶校验检验值不对应时将奇偶校验检验结果确定为失败；以及在奇偶校验检验结果被确定为失败时将命令信号/地址信号以及奇偶校验位储存在多用途寄存器中。在一个实施例中，提供有用于测试半导体器件的方法，该半导体器件包括：多个多用途寄存器；以及多个输入引脚，用于接收被划分为第一组和第二组的多个命令信号/地址信号。该方法可以包括：通过输入引脚来施加命令信号/地址信号到半导体器件；执行由第一组的命令信号/地址信号指定的一个或更多个功能测试操作，其中，测试操作包括将第二组的命令信号/地址信号储存在多用途寄存器中以及从多用途寄存器中输出第二组的命令信号/地址信号的操作；根据半导体器件是否正确地执行所述一个或更多个功能测试操作来判定针对与第一组的命令信号/地址信号相对应的输入引脚的测试结果；以及根据施加到半导体器件的命令信号/地址信号与从半导体器件输出的命令信号/地址信
号之间的比较结果来判定针对与第二组的命令信号/地址信号相对应的输入引脚的测试结果。附图说明图1是根据本专利技术的一个实施例的半导体系统的配置图。图2是根据本专利技术的一个实施例的半导体器件的配置图。图3是图2中示出的奇偶校验单元的配置图。图4是图2中示出的内部单元的配置图。图5是根据本专利技术的另一个实施例的半导体器件的配置图。图6是图5中示出的奇偶校验单元的配置图。图7是根据本专利技术的另一个实施例的半导体器件的配置图。图8是图7中示出的寄存器单元的配置图。图9是用于描述用来测试根据本专利技术的一个实施例的半导体器件的方法的流程图。图10是用于描述用来测试根据本专利技术的一个实施例的半导体器件的方法的流程图。具体实施方式以下将参照附图来更详细地描述各种实施例。然而，本专利技术可以以各种形式实施，而不应被解释为局限于本文中所陈述的实施例。相反地，这些实施例被提供以使得本公开将彻底且完整，以及这些实施例将本专利技术的范围充分地传达给本领域技术人员。贯穿本公开中，相同的附图标记指代贯穿本专利技术的各种附图和实施例的相同部分。图1是根据本专利技术的一个实施例的半导体系统的配置图。参见图1，半导体系统可以包括：半导体器件110和功能测试设备120。半导体器件110可以包括：输入引脚101和输入/输出引脚102。功能测试设备120可以执行用来测试半导体封装体的功能的功能测试，以及通过功能测试来针对半导体器件110的输入引脚101执行OS测试。输入引脚101可以从功能测试设备120接收命令/地址(CA)信号CA<0:22>和其他信号，且输入/输出引脚102可以与功能测试设备120交换数据和其他信号。在图1中，标示“xA”可以代表输入引脚101的数目，其中“A”代表比23大的自然数，而标示“xB”可以代表输入/输出引脚102的数目，其中B代表自然数。作为参考，CA信号CA<0:22>可以包括用于将命令传送到半导体器件的命令信号，诸如激活命令信号CA<0>、行地址选通信号CA<1>、列地址选通信号CA<2>和写入使
能信号CA<3>。此外，CA信号CA<0:22>可以包括被用来选择半导体器件110中要被访问的部分或被用于半导体器件110的各种设置的地址信号，诸如存储体组地址信号CA<4:5>、存储体地址信号本文档来自技高网...

【技术保护点】
一种半导体系统，包括：半导体器件，包括：多个第一输入引脚，适用于接收多个命令信号/地址信号；多个多用途寄存器；以及奇偶校验检验单元，适用于：在命令信号/地址信号中的第一逻辑值的数目对应于奇偶校验位的逻辑值时将奇偶校验检验结果确定为通过，在第一逻辑值的数目与奇偶校验位的逻辑值不对应时将奇偶校验检验结果确定为失败，以及控制命令信号/地址信号被储存在多用途寄存器中；以及功能测试设备，适用于：在功能测试期间施加命令信号/地址信号到第一输入引脚，以及控制命令信号/地址信号使得第一逻辑值的数目与奇偶校验位的逻辑值不对应。

【技术特征摘要】
2015.03.05 KR 10-2015-00307481.一种半导体系统，包括：半导体器件，包括：多个第一输入引脚，适用于接收多个命令信号/地址信号；多个多用途寄存器；以及奇偶校验检验单元，适用于：在命令信号/地址信号中的第一逻辑值的数目对应于奇偶校验位的逻辑值时将奇偶校验检验结果确定为通过，在第一逻辑值的数目与奇偶校验位的逻辑值不对应时将奇偶校验检验结果确定为失败，以及控制命令信号/地址信号被储存在多用途寄存器中；以及功能测试设备，适用于：在功能测试期间施加命令信号/地址信号到第一输入引脚，以及控制命令信号/地址信号使得第一逻辑值的数目与奇偶校验位的逻辑值不对应。2.如权利要求1所述的半导体系统，其中，当奇偶校验位具有第一奇偶校验检验值时，奇偶校验检验单元在第一逻辑值的数目为奇数时将奇偶校验检验结果确定为通过，而在第一逻辑值的数目为偶数时将奇偶校验检验结果确定为失败，以及其中，当奇偶校验位具有第二奇偶校验检验值时，奇偶校验检验单元在第一逻辑值的数目为偶数时将奇偶校验检验结果确定为通过，而在第一逻辑值的数目为奇数时将奇偶校验检验结果确定为失败。3.如权利要求1所述的半导体系统，其中，半导体器件包括适用于接收奇偶校验位的第二输入引脚，以及其中，功能测试设备在功能测试期间施加命令信号/地址信号以及奇偶校验位使得第一逻辑值的数目与奇偶校验位的逻辑值不对应。4.如权利要求1所述的半导体系统，其中，半导体器件包括：第二输入引脚，适用于接收奇偶校验信号；一个或更多个测试输入引脚，适用于接收一个或更多个测试信号；以及奇偶校验控制单元，适用于通过组合奇偶校验信号和所述一个或更多个测试信号来产生奇偶校验位，以及其中，在功能测试期间，功能测试设备施加命令信号/地址信号使得第一逻辑值的数目对应于奇偶校验信号的逻辑值，以及施加所述一个或更多个测试信号使得第一逻辑值的数目与奇偶校验位的逻辑值不对应。5.如权利要求1所述的半导体系统，其中，半导体器件将奇偶校验检验单元的判定结果储存在多用途寄存器中、以及将储存在多用途寄存器中的奇偶校验检验单元的判定结果以及命令信号/地址信号输出，以及功能测试设备将施加到半导体器件的命令信号/地址信号与从半导体器件输出的命令信号/地址信号相比较。6.如权利要求5所述的半导体系统，其中，功能测试设备在判定结果为失败且储存的命令信号/地址信号等于输出的命令信号/地址信号时将针对第一输入引脚的测试结果确定为通过，以及其中，功能测试设备在判定结果为失败且储存的命...

【专利技术属性】
技术研发人员：玄相娥，金载镒，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR