一种全CMOS单刀双掷开关电路制造技术

本发明专利技术涉及一种单刀双掷开关(SPDT)结构，尤其是使用CMOS工艺实现的单刀双掷开关结构。这是一种使用CMOS工艺实现的具有高隔离度，高功率容量，低损耗的单刀双掷开关结构，属于CMOS射频集成电路中的开关领域。本发明专利技术采用晶体管栅端与体端浮动偏置，晶体管的栅端与体端分别通过大电阻接地，使得晶体管能够传输大功率信号；本发明专利技术使用漏源浮动电压偏置技术，使得晶体管能够在关闭状态时避免因为漏端与源端的大信号而出现周期性开启；本发明专利技术使用到地电感技术，使得整个CMOS单刀双掷开关减少了损耗。本发明专利技术提供的CMOS单刀双掷开关能够实现瓦特级功率容量，有效的减少传输损耗，并且实现高隔离度。本发明专利技术设计的单刀双掷开关结构简单，性能优良，可以很好的用于射频集成电路领域，是实现全集成射频电路的关键技术。

【技术实现步骤摘要】

本专利技术涉及一种低损耗，高功率容量，高隔离度的全CMOS单刀双掷开关(SPDT)电路，应用于射频电路领域，特别是全集成射频电路、通信SOC等领域。
技术介绍
一个单刀双掷开关的性能要由三个指标来衡量：功率容量(发射时所能传输的最大功率)、损耗(发射与接收时，由单刀双掷开关引起的信号功率的损耗)、隔离度(在发送与接收时，发送端与接收端的隔离程度)。在选定单刀双掷开关的情况下，开关的功率容量决定了整个射频系统最大传输功率，损耗反映了开关在信号链上引起的信号功率损失，隔离度反映了反射端与接收端相互影响程度，隔离度越高，两端的相互影响就越弱。在CMOS工艺中，硅基半导体具有低电子迁移率，衬底电阻率小等特点，因此CMOS单刀双掷开关存在着功率容量小，隔离度不够，损耗大等特点，特别是很难同时实现大功率容量与低损耗和高隔离度。国内外研究人员对大功率容量、低损耗、高隔离度的CMOS单刀双掷开关做了大量研究，但是具有瓦特级功率容量的单刀双掷开关极为少见。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提出了一种具有大功率容量、高隔离度、低损耗的单刀双掷开关从而提供一种功率容量能达到瓦特级的本文档来自技高网...

【技术保护点】
一种全CMOS单刀双掷开关电路，其特征在于，包括发射支路，接收支路，以及到地谐振电感，还包括所述发射支路的发射端口、所述接收支路的接收端口、天线端口、天线到地的地端口、分别与所述发射支路和所述接收支路相连的CNT与CNT_NOT控制信号端口，其中所述到地谐振电感连接在所述天线端口与所述地端口之间。

【技术特征摘要】
1.一种全CMOS单刀双掷开关电路，其特征在于，包括发射支路，接收支路，以及到地谐振电感，还包括所述发射支路的发射端口、所述接收支路的接收端口、天线端口、天线到地的地端口、分别与所述发射支路和所述接收支路相连的CNT与CNT_NOT控制信号端口，其中所述到地谐振电感连接在所述天线端口与所述地端口之间。2.如权利要求1所述的全CMOS单刀双掷开关电路，其特征在于，所述发射支路由晶体管M3、M4，电容C3、C4、C5、C6，电阻R7～R14组成；所述接收之路由晶体管M1、M2，电容C1、C2、电阻R1～R6组成。3.如权利要求1所述的全CMOS单刀双掷开关电路，其特征在于，所述发射端口是信号流入端口，所述接收端口是信号流出端口，所述天线端口连接天线，所述CNT与CNT_NOT为一组相反的控制信号。4.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，所述发射支路中的晶体管M3的栅极通过电阻R7连接控制信号CNT，漏源端分别接到电容C3、C4上，并且分别通过电阻R8、R9接到控制信号CNT_NOT上，体端通过电阻R10接地；晶体管M4的栅极通过电阻R11连接控制信号CNT_NOT，漏源端分别接到电容C5、C6上，并且通过电阻R12、R13接到控制信号CNT上，体端通过电阻R14接地。5.如权利要求2所述的全CMOS单刀双掷开关电路，其特征在于，所述接收支路中的晶体管M1的栅极通过电阻R1连接控制信号CNT_NOT，漏源端分别接到电容C1、C2上，并且分别通过电阻R2、R3接到控制...

【专利技术属性】
技术研发人员：陈浪，甘业兵，罗彦彬，刘启，钱敏，乐建连，陈妙萍，金玉花，
申请(专利权)人：杭州中科微电子有限公司，
类型：发明
国别省市：浙江;33