半导体器件以及用于形成半导体器件的方法技术

本发明专利技术涉及半导体器件以及用于形成半导体器件的方法。该半导体器件包括第一晶体管结构，所述第一晶体管结构包括位于半导体衬底内的第一导电类型的第一晶体管体区。第一晶体管体区的至少部分位于第一晶体管结构的第一源极区/漏极区和第一晶体管结构的第二源极区/漏极区之间。半导体器件包括第二晶体管结构，所述第二晶体管结构包括位于半导体衬底内的第二导电类型的第二晶体管体区。第二晶体管体区的至少部分位于第二晶体管结构的第一源极区/漏极区和第二晶体管结构的第二源极区/漏极区之间。第二晶体管结构的第二源极区/漏极区的至少部分位于包括第一晶体管结构的第二源极区/漏极区的掺杂区与第二晶体管体区之间。

【技术实现步骤摘要】

实施例涉及半导体结构，并且具体而言，涉及半导体器件以及用于形成半导体器件的方法。
技术介绍
在驱动器和能源技术中，电压源换流器可以使用可开关晶体管、晶闸管、绝缘栅双极型晶体管(IGBT)和续流二极管作为功率半导体。可以针对小的正向电压优化二极管。但它们可以具有高反向恢复电荷。例如这样在开关操作过程中可能导致IGBT的高接通损耗和二极管的高反向恢复损耗。
技术实现思路
一些实施例涉及半导体器件。半导体器件包括第一晶体管结构，所述第一晶体管结构包括位于半导体衬底内的第一导电类型的第一晶体管体区。至少部分第一晶体管体区位于第一晶体管结构的第一源极区/漏极区和第一晶体管结构的第二源极区/漏极区之间。半导体器件包括第二晶体管结构，所述第二晶体管结构包括位于半导体衬底内的第二导电类型的第二晶体管体区。至少部分第二晶体管体区位于第二晶体管结构的第一源极区/漏极区和第二晶体管结构的第二源极区/漏极区之间。第二晶体管结构的至少部分第二源极区/漏极区位于包括第一晶体管结构的第二源极区/漏极区的掺杂区与第二晶体管体区之间。半导体器件包括第一电极结构，与第一晶体管结构的第一源极区/漏极区和第二晶体管结构的第一源极区/漏极区电连接。半导体器件包括第二电极区，与第一晶体管结构的第二源极区/漏极区电连接。一些实施例涉及进一步的半导体器件。半导体器件包括第一导电类型的第一掺杂区，形成于半导体衬底的第四掺杂区中。第一掺杂区构成第一
晶体管结构的第一晶体管体区和第二晶体管结构的第二源极区/漏极区。第四掺杂区构成第一晶体管结构的第二源极区/漏极区。半导体器件包括第二导电类型的第二掺杂区，形成于第一掺杂区中。第二掺杂区构成第一晶体管结构的第一源极区/漏极区和第二晶体管结构的第二晶体管体区。半导体器件包括第一导电类型的第三掺杂区，形成于第二掺杂区中。第三掺杂区构成第二晶体管结构的第一源极区/漏极区。半导体器件包括第一电极结构，与第二掺杂区和第三掺杂区电连接。半导体器件包括第二电极区，与第四掺杂区电连接。一些实施例涉及用于形成半导体器件的方法。方法包括在半导体衬底中形成第一导电类型的第一掺杂区，用以形成第一晶体管结构的第一晶体管体区和第二晶体管结构的第二源极区/漏极区。所述方法进一步包括在第一掺杂区中形成第二导电类型的第二掺杂区，以形成第一晶体管结构的第一源极区/漏极区和第二晶体管结构的第二晶体管体区。在第二掺杂区中形成第一导电类型的第三掺杂区，以形成第二晶体管结构的第一源极区/漏极区。附图说明以下仅以示例的方式并参考附图来描述装置和/或方法的一些实施例，在附图中，图1A显示了根据实施例的半导体器件；图1B显示了根据实施例的包括具有共享掺杂区的第一晶体管结构和第二晶体管的半导体器件；图2显示了根据实施例的具有沟槽电极结构的半导体器件；图3显示了根据实施例的具有低掺杂区的半导体器件；图4显示了根据实施例的具有一个或多个沟槽栅极结构的半导体器件；图5显示了根据实施例的具有至少一个隔离沟槽结构的半导体器件；图6显示了根据实施例的具有高掺杂区的半导体器件；图7A显示了根据实施例的具有沟槽栅极结构、隔离沟槽结构和低掺杂区的半导体器件；图7B显示了根据实施例的具有电极沟槽结构和高掺杂区的半导体器
件；图7C显示了根据实施例的具有低掺杂区和高掺杂区的半导体器件；图7D显示了根据实施例的具有沟槽栅极结构和高低掺杂区的半导体器件；图7E显示了根据实施例的具有沟槽栅极结构、隔离沟槽结构、电极沟槽结构和高掺杂区的半导体器件；图7F显示了根据实施例的具有沟槽栅极结构、隔离沟槽结构、低掺杂区和高掺杂区的半导体器件；图8显示了根据实施例的具有四个晶体管结构的半导体器件；图9显示了根据实施例的具有四个晶体管结构和低掺杂区的半导体器件；图10显示了根据实施例的具有四个晶体管结构和高掺杂区的半导体器件；图11显示了根据实施例的具有四个晶体管结构、低掺杂区和高掺杂区的半导体器件；图12显示了根据实施例的具有四个晶体管结构、沟槽栅极结构和隔离沟槽结构的半导体器件；图13显示了根据实施例的具有四个晶体管结构、沟槽栅极结构、隔离沟槽结构和低掺杂区的半导体器件；图14显示了根据实施例的具有四个晶体管结构、沟槽栅极结构、隔离沟槽结构和高掺杂区的半导体器件；图15显示了根据实施例的具有四个晶体管结构、沟槽栅极结构、隔离沟槽结构、低掺杂区和高掺杂区的半导体器件；图16显示了根据实施例的进一步的半导体器件；图17显示了根据实施例的用于形成半导体器件的方法。具体实施方式现在将参考附图更充分地说明不同的示例性实施例，在附图中例示了一些示例性实施例。在附图中，为了清楚性，可以放大线、层和/或区的厚度。因此，尽管示例性实施例能够具有各种变形和可替换的形式，但其实施例在附图中被示例性地显示并将在此详细说明。但应理解，并非意图将示例性实施例局限于所公开的具体形式，相反，示例性实施例是为了覆盖属于本公开内容的范围内的全部修改、等效替代和可替换方案。在附图的全部说明中相似的标记指代相似和类似的要素。应当理解，在将一个元件称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在居间的元件。相反，在将一个元件称为“直接连接”或“直接耦合”到另一个元件时，不存在居间的元件。应以相似的方式解释用于说明在元件之间关系的其他词语(例如“在……之间”相对于“直接在……之间”、“相邻”相对于“直接相邻”等)。本文使用的术语仅是为了说明具体实施例，并非旨在限制示例性实施例。本文使用的单数形式“一”和“这个”旨在也包括复数形式，除非上下文明确地另有表述。还会理解，本文使用的术语“包括”和/或“包含”指明所述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。除非另有限定，本文使用的全部术语(包括技术和科学术语)具有与示例性实施例所属领域普通技术人员通常所理解的相同的含义。会进一步理解，如在常用字典中所定义的术语应解释为具有与其在相关领域的环境中的含义相一致的含义。但如果本公开内容为术语给定了与普通技术人员通常理解的含义相背离的特定含义，那么应在本文给定该定义的特定环境中来考虑这个含义。图1A显示了根据实施例的半导体器件100。半导体器件100包括第一晶体管结构101，第一晶体管结构101包括位于半导体衬底103内的第一导电类型的第一晶体管体区102。至少部分第一晶体管体区102位于第一晶体管结构的第一源极区/漏极区104和第一晶体管结构的第二源极区/漏极区105之间。第一晶体管结构的第一源极区/漏极区104具有第二导电类型。半导体器件100包括第二晶体管结构106，第二晶体管结构106包括位
于半导体衬底103内的第二导电类型的第二晶体管体区107。至少部分第二晶体管体区107位于述第二晶体管结构的第一源极区/漏极区108和第二晶体管结构的第二源极区/漏极区109之间。第二晶体管结构的第二源极区/漏极区109的至少部分位于包括第一晶体管结构的第二源极区/漏极区105的掺杂区与第二晶体管体区107之间。半导体器件100包括第一晶体管结本文档来自技高网...

【技术保护点】
一种半导体器件(100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1500、1600)，包括：第一晶体管结构(101)，所述第一晶体管结构(101)包括位于半导体衬底(103)内的第一导电类型的第一晶体管体区(102)，其中，所述第一晶体管体区(102)的至少一部分位于所述第一晶体管结构的第一源极区/漏极区(104)与所述第一晶体管结构的第二源极区/漏极区(105)之间，其中，所述第一晶体管结构的第一源极区/漏极区(104)具有第二导电类型；第二晶体管结构(106)，所述第二晶体管结构(106)包括位于所述半导体衬底(103)内的第二导电类型的第二晶体管体区(107)，其中，所述第二晶体管体区(107)的至少一部分位于所述第二晶体管结构的第一源极区/漏极区(108)与所述第二晶体管结构的第二源极区/漏极区(109)之间，其中，所述第二晶体管结构的第二源极区/漏极区(109)的至少一部分位于包括所述第一晶体管结构的第二源极区/漏极区(105)的掺杂区与所述第二晶体管体区(107)之间；所述第一晶体管结构的栅极(164b)，其中，能够由所述第一晶体管结构的所述栅极(164b)控制的所述第一晶体管结构的晶体管沟道被限制于位于所述第一晶体管结构的第一源极区/漏极区(104)与所述第一晶体管结构的第二源极区/漏极区(105)之间的沟道区；第一电极结构(111)，所述第一电极结构(111)与所述第一晶体管结构的第一源极区/漏极区(104)和所述第二晶体管结构的第一源极区/漏极区(108)电连接；以及第二电极区(112)，所述第二电极区(112)与所述第一晶体管结构的第二源极区/漏极区(105)电连接。...

【技术特征摘要】
2015.02.13 DE 102015102138.21.一种半导体器件(100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1500、1600)，包括：第一晶体管结构(101)，所述第一晶体管结构(101)包括位于半导体衬底(103)内的第一导电类型的第一晶体管体区(102)，其中，所述第一晶体管体区(102)的至少一部分位于所述第一晶体管结构的第一源极区/漏极区(104)与所述第一晶体管结构的第二源极区/漏极区(105)之间，其中，所述第一晶体管结构的第一源极区/漏极区(104)具有第二导电类型；第二晶体管结构(106)，所述第二晶体管结构(106)包括位于所述半导体衬底(103)内的第二导电类型的第二晶体管体区(107)，其中，所述第二晶体管体区(107)的至少一部分位于所述第二晶体管结构的第一源极区/漏极区(108)与所述第二晶体管结构的第二源极区/漏极区(109)之间，其中，所述第二晶体管结构的第二源极区/漏极区(109)的至少一部分位于包括所述第一晶体管结构的第二源极区/漏极区(105)的掺杂区与所述第二晶体管体区(107)之间；所述第一晶体管结构的栅极(164b)，其中，能够由所述第一晶体管结构的所述栅极(164b)控制的所述第一晶体管结构的晶体管沟道被限制于位于所述第一晶体管结构的第一源极区/漏极区(104)与所述第一晶体管结构的第二源极区/漏极区(105)之间的沟道区；第一电极结构(111)，所述第一电极结构(111)与所述第一晶体管结构的第一源极区/漏极区(104)和所述第二晶体管结构的第一源极区/漏极区(108)电连接；以及第二电极区(112)，所述第二电极区(112)与所述第一晶体管结构的第二源极区/漏极区(105)电连接。2.根据权利要求1所述的半导体器件，其中，所述第一晶体管体区(102)和所述第二晶体管结构的第二源极区/漏极区(109)由所述半导体衬底中的所述第一导电类型的公共半导体掺杂区来实现。3.根据权利要求1或2所述的半导体器件，其中，所述第二晶体管体区(107)和所述第一晶体管结构的第一源极区/漏极区(104)由所述半导体衬底中的所述第二导电类型的公共半导体掺杂区来实现。4.根据前述权利要求中任一项所述的半导体器件，其中，包括所述第一晶体管结构的第一源极区/漏极区(104)的掺杂区包围包括所述第二晶体管结构的第一源极区/漏极区(108)的掺杂区。5.根据前述权利要求中任一项所述的半导体器件，其中，包括所述第二晶体管结构的第二源极区/漏极区(109)的掺杂区包围包括所述第一晶体管结构的第一源极区/漏极区(104)的掺杂区。6.根据前述权利要求中任一项所述的半导体器件，其中，包括所述第一晶体管结构的第二源极区/漏极区(105)的掺杂区包围包括所述第二晶体管结构的第二源极区/漏极区(109)的掺杂区。7.根据前述权利要求中任一项所述的半导体器件，其中，所述第一电极结构(111)的至少部分形成于沟槽结构中，所述沟槽结构形成于所述第一晶体管结构的第一源极区/漏极区(104)和所述第二晶体管结构的第一源极区/漏极区(108)中的至少一个内。8.根据前述权利要求中任一项所述的半导体器件，进一步包括所述第二导电类型的低掺杂区(316)，所述第二导电类型的低掺杂区(316)位于所述第一晶体管结构的第一源极区/漏极区与所述第一电极结构之间。9.根据前述权利要求中任一项所述的半导体器件，进一步包括第一沟槽栅极结构(417)和第二沟槽栅极结构(418)，所述第一沟槽栅极结构(417)和所述第二沟槽栅极结构(418)都延伸到所述半导体衬底(103)中，其中，所述第一沟槽栅极结构(417)邻近于所述第一晶体管体区(102)，并且所述第二沟槽栅极结构(418)邻近于所述第二晶体管体区(107)。10.根据权利要求9所述的半导体器件，其中，所述第二沟槽栅极结构在所述半导体衬底中的沟槽深度小于所述第一沟槽栅极结构在所述半导体衬底中的沟槽深度。11.根据权利要求9或10所述的半导体器件，进一步包括邻接所述第二沟槽栅极结构的所述第一导电类型的高掺杂区(721、1421)。12.根据前述权利要求中任一项所述的半导体器件，进一步包括所述第一导电类型的...

【专利技术属性】
技术研发人员：HG·埃克尔，M·米勒，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE