提供了一种设备，其包括：布置在衬底上并且限定了沟道区域的异质结构，异质结构包括具有小于衬底材料带隙的第一带隙的第一材料，以及具有大于第一带隙的第二带隙的第二材料；以及在沟道区域上的栅极叠置体，其中第二材料布置在第一材料和栅极叠置体之间。提供了一种方法，其包括：在衬底上形成具有第一带隙的第一材料；在第一材料上形成具有大于第一带隙的第二带隙的第二材料；以及在第二材料上形成栅极叠置体。
【技术实现步骤摘要】
【国外来华专利技术】
半导体器件包括非平面半导体器件，其包括具有低带隙包覆层的沟道区域。
技术介绍
在过去的数十年中，对集成电路中特征的缩放已经成为持续增长的半导体工业背后的驱动力。缩减至越来越小的特征使能在半导体芯片的有限占地面积上增大功能单元的密度。例如，缩减晶体管大小允许在芯片上包含增多数目的存储器件，导致具有提高容量的产品的制造。然而对于更多容量的驱动并非没有问题。对于优化每个器件的性能的需求变得越来越重要。由III-V族化合物半导体材料形成的半导体器件由于低有效质量以及减小的杂质散射而在晶体管沟道中提供了格外高的载流子迁移率。III族和V族涉及在元素周期表的族13-15中半导体材料的元素的位置(以前是III-V族)。这些器件提供了高驱动电流的性能并且看来似乎许诺了未来的低功率、高速逻辑应用。为了在硅衬底上集成这些材料，通常将由相对较宽带隙材料构成的缓冲层引入在硅与III-V族化合物沟道材料之间以将载流子限制到沟道材料并且在缓冲层中实现短沟道效应。附图说明图1示出了非平面半导体器件的顶部透视图。图2示出了穿过线2-2’的图1结构的实施例，其中沟道中的包覆材料包括第一III-V族化合物半导体材料以及第二III-V族化合物半导体材料，其中在第一III-V族化合物半导体材料与第二III-V族化合物半导体材料之间存在渐变的过渡。图3示出了图2中所示实施例的能带。图4示出了穿过线2-2’的结构的另一实施例，其中包覆材料包括第一III-V族化合物半导体材料和第二III-V族化合物半导体材料，其中在第一III-V族化合物半导体材料与第二III-V族化合物半导体材料之间存在阶梯式的过渡。图5示出了图4中所示实施例的能带图。图6示出了载流子的霍尔迁移率作为InGaAs中递增铟含量的函数的示图。图7示出了与In0.7Ga0.3As相比在砷化铟(InAs)上栅极电介质的频率离散。具体实施方式在此所述的一个或多个实施例涉及在半导体衬底上集成高迁移率沟道材料以限定允许沟道材料直接引入在衬底上的器件。描述了包括III-V族化合物半导体材料的半导体器件。在一个实施例中，半导体器件是金属氧化物半导体场效应晶体管(MOSFET)或微机电系统(MEMS)器件。代表性地，半导体器件是三维MOSFET，并且是被隔离的器件或者是在多个联网器件中的一个器件。如对于集成电路应该知晓的，可以均在单个衬底上制造N和P沟道晶体管以形成互补金属氧化物半导体(CMOS)集成电路。此外，可以制造额外的互连以便于将这些器件集成至集成电路中。图1示出了非平面半导体器件的顶部透视图。参照图1，结构100包括布置在衬底102之上的异质结构104。异质结构104包括例如由诸如硅的半导体材料构成的核心材料105，以及在核心材料105上的包覆材料106。在一个实施例中，包覆材料是比核心材料具有不同晶格间距和较低带隙的材料。代表性示例是一个或多个III-V族化合物半导体材料以及锗(Ge)。异质结构104在衬底102上限定了三维本体并且包括沟道区域108。栅极叠置体118布置为围绕沟道区域108的至少一部分。栅极叠置体118包括栅极电极124和栅极电介质120。在一个实施例中，栅极电介质120是具有比二氧化硅更大介电常数的电介质材料(高K材料)。示例包括但不限于，氧化铪、氮氧化铪、硅化铪、氧化镧、氧化锆、硅化锆、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌、或其组合。
在一个实施例中，栅极电极124是金属材料，诸如但不限于，金属(例如铪、锆、钽、铝、钌、钯、铂、钴、镍)、金属碳化物、金属氮化物、金属硅化物、金属铝化物、以及导电金属氧化物。栅极叠置体118也可以包括电介质间隔体160。最后，源极区域和漏极区域114被限定在沟道区域108(栅极叠置体118外侧)和异质结构104的相对侧上。衬底102可以代表性地由适用于半导体器件制造的材料构成。在一个实施例中，衬底102是由可以包括但不限于硅或锗的单晶材料构成的体衬底。在另一实施例中，衬底102包括具有顶部外延层的体层(如图所视)。在具体实施例中，体层由可以包括例如硅或锗的单晶材料构成，而顶部层由可以包括但不限于硅、锗、硅-锗或III-V族化合物半导体材料的单晶构成。在另一个实施例中，衬底102包括在绝缘层上的顶部外延层，绝缘层在下方体层之上。顶部外延层由可以包括但不限于硅的单晶层构成(例如绝缘体上硅(SOI)半导体衬底)。代表性的绝缘体层包括但不限于二氧化硅。下方体层可以由可以包括但不限于硅或锗的单晶层构成。在一个实施例中，异质结构104包括核心材料105。在一个实施例中，核心材料105是引入为小于五纳米、例如二至三纳米量级厚度的诸如硅的单晶半导体材料。以该方式，核心材料105将与其上引入的包覆材料的晶格结构相适应。例如，核心材料105将伸展或足够柔性以容纳比核心材料105的晶格结构具有更大晶格结构的包覆材料。通常，当在体衬底上生长晶格失配材料时，在生长期间由于晶格失配而产生的所有或大多数应变横跨所生长的材料。如果在所生长的材料中或者在瞬时情形中，则薄化核心材料105以使得其成为纳米结构或变得极薄，当在核心上随后生长晶格失配材料期间，因为其接近相同厚度或者比核心材料上生长的材料更薄而引起一些或大多数应变分散在核心材料上时，其可以视作是相符合的核心。对在图1的结构100中核心材料105进行叠加的是包覆材料106。在一个实施例中，包覆材料106由引入为厚度与核心材料105适应的多个III-V族化合物半导体材料构成。代表性地，为了更好地使得在诸如硅的单晶半导体的核心材料上生长的III-V族化合物半导体材料成核，在核心材料上引入具有高迁移率和相对较低带隙的二元III-V族化合物半导体材料，并且在第一III-V族化合物半导体材料上引入第二III-V族化合物半导体材料、诸
如三元III-V族材料、诸如三院III-V族化合物半导体材料，其中第二III-V族化合物半导体材料具有比第一III-V族化合物半导体材料更大的带隙但是比第一III-V族化合物半导体材料具有与栅极电介质(例如栅极电介质120)更好的相互作用特性。图1中核心材料105和包覆材料106的图示仅是材料的示意说明且并非意味着暗示厚度之间的相互关系。类似的，应该知晓的是在制造诸如结构100之类的结构中，通常可应用的加工可能无法产生如图所示的干净、限定的边缘，并且例如过渡可能更加圆化。图2示出了穿过线2-2’的图1的结构的实施例。图2示出了布置在衬底102上的异质结构104以及布置在异质结构104上的栅极叠置体118。图2示出了与沟道区域108代表性地相关联的结构的一部分(参见图1)。对于异质结构104，在一个实施例中，异质结构104包括例如硅的核心材料105。在实施例中，其中结构100限定了N型三维晶体管器件，在一个实施例中，包覆材料106包括具有3纳米(nm)至15nm量级代表性厚度的、例如诸如砷化铟(InAs)的二元III-V族材料的第一包覆材料1060。InAs良好地成核在硅上并且具有更低的带隙和更高的迁移率。位于InAs的第一包覆材料1060之上的是例如砷化铟镓(InGaAs)的第二III-V族化合物半导体材料。InGaAs本文档来自技高网...
【技术保护点】
一种半导体设备，包括：异质结构，所述异质结构布置在衬底上并且限定了沟道区域，所述异质结构包括第一材料和第二材料，所述第一材料的第一带隙小于所述衬底的材料的带隙，并且所述第二材料的第二带隙大于所述第一带隙；以及位于所述沟道区域上的栅极叠置体，所述栅极叠置体包括电介质材料以及位于所述电介质材料上的栅极电极，其中所述第二材料布置在第一III‑V族材料与所述栅极叠置体之间。
【技术特征摘要】
【国外来华专利技术】1.一种半导体设备，包括：异质结构，所述异质结构布置在衬底上并且限定了沟道区域，所述异质结构包括第一材料和第二材料，所述第一材料的第一带隙小于所述衬底的材料的带隙，并且所述第二材料的第二带隙大于所述第一带隙；以及位于所述沟道区域上的栅极叠置体，所述栅极叠置体包括电介质材料以及位于所述电介质材料上的栅极电极，其中所述第二材料布置在第一III-V族材料与所述栅极叠置体之间。2.根据权利要求1所述的设备，其中，所述第一材料包括二元III-V族半导体材料。3.根据权利要求2所述的设备，其中，所述第一材料包括InAs。4.根据权利要求1所述的设备，其中，所述第二材料是三元III-V族半导体材料。5.根据权利要求1所述的设备，其中，在所述第一材料与所述第二材料之间的过渡是渐变的。6.根据权利要求1所述的设备，其中，在所述第一材料和所述第二材料之间的过渡是阶梯式的。7.根据权利要求1所述的设备，其中，所述第一材料包括InAs，并且所述第二材料包括InGaAs。8.一种形成半导体器件的方法，包括：在衬底上形成具有第一带隙的第一材料，所述第一带隙小于所述衬底的材料的带隙；在第一二元III-V族材料上形成具有第二带隙的第二III-V族材料，所第二带隙大于所述第一带隙；以及在所述第二III-V族材料上形成栅极叠置体。9.根据权利要求8所述的方法，其中，所述第一III-V族材料包括二元III-V族材料。10.根据权利要求9所述的方法，其中...
【专利技术属性】
技术研发人员：G·杜威，M·V·梅茨，N·慕克吉，R·S·周，M·拉多萨夫列维奇，R·皮拉里塞泰，B·舒金，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。