半导体器件及其制作方法技术

本申请提供了一种半导体器件及其制作方法。其中，该制作方法包括：在衬底上形成具有第一倾斜侧壁的场氧层；进行第一次离子注入，以在衬底中对应于第一倾斜侧壁的位置形成隔离环；以及进行第二次离子注入，以在场氧层的两侧的衬底中形成阱区。由于第一倾斜侧壁能够阻挡第一次离子注入和第二次离子注入过程中的部分注入离子进入衬底，因此，与现有隔离环相比，本申请形成的隔离环具有更低的掺杂浓度和更高的电阻率，进而降低了半导体器件因发生源漏击穿而失效的几率。

【技术实现步骤摘要】
【专利摘要】本申请提供了一种。其中，该制作方法包括：在衬底上形成具有第一倾斜侧壁的场氧层；进行第一次离子注入，以在衬底中对应于第一倾斜侧壁的位置形成隔离环；以及进行第二次离子注入，以在场氧层的两侧的衬底中形成阱区。由于第一倾斜侧壁能够阻挡第一次离子注入和第二次离子注入过程中的部分注入离子进入衬底，因此，与现有隔离环相比，本申请形成的隔离环具有更低的掺杂浓度和更高的电阻率，进而降低了半导体器件因发生源漏击穿而失效的几率。【专利说明】
本申请涉及半导体集成电路的
，具体而言，涉及一种。
技术介绍
BVDSS(源漏击穿电压)是半导体器件很重要的一个参数，它反映的是晶体管的栅端不开启时源端所能承受的电压。在现有技术中，通常需要在相邻晶体管之间形成隔离环，以将相邻晶体管隔离开。该隔离环一般通过对衬底进行离子注入后形成，且所形成的隔离环的导电类型与衬底的导电类型相反。然而，当半导体器件工作时隔离环与衬底之间可能会产生寄生二极管，从而在衬底和源极会产生较大的电压，进而使得半导体器件容易因发生源漏击穿而失效。现有具有隔离环的半导体器件的制作方法通常包括以下步骤:首先，形成覆盖于衬底10'表面上的场氧预备层21'，进而形成如图1所示的基体结构；然后，干法刻蚀场氧预备层21'以形成具有垂直侧壁的场氧层20'，进而形成如图2所示的基体结构；接下来，通过第一次离子注入在位于场氧层20'的一侧的衬底10'中形成隔离环30'，进而形成如图3所示的基体结构；接下来，在场氧层20'两侧的衬底10'上覆盖硬掩膜41'，以及依次形成覆盖于场氧层20'和硬掩膜41'上的抗反射涂层42'和图形化光刻胶43'，进而形成如图4所示的基体结构；接下来，沿图形化光刻胶43'依次刻蚀抗反射涂层42'、硬掩膜41'和衬底10'，以在与隔离环30'相对的场氧层20'的一侧的衬底10'中形成沟槽40'，并在沟槽40'中形成栅极50'，进而形成如图5所示的基体结构；再接下来，通过第二次离子注入在场氧层20'两侧的衬底10'中形成阱区60'，且阱区60'的导电类型与隔离环30'的导电类型相同，进而形成如图6所示的基体结构；最后，形成与阱区60'相接触的导电插塞70'，进而形成如图7所示的基体结构。专利技术人在采用上述制作方法制作半导体器件时发现，通过第一次离子注入在衬底中形成隔离环的步骤中，由于注入离子的剂量较高，使得所形成隔离环中的掺杂浓度较高，从而使得隔离环的电阻率较小，进而导致更容易发生源漏击穿。同时，通过第二次离子注入在衬底中形成阱区的步骤中，部分注入离子会进入隔离环，使得第二次离子注入后得到的隔离环中的掺杂浓度进一步增大，从而使得隔离环的电阻率进一步减小，进而导致半导体器件更容易因发生源漏击穿而失效。通过调整离子注入剂量虽然可以降低形成隔离环的掺杂浓度，但会使通过离子注入在衬底中形成的隔离环深度达不到器件需求。因此针对上述问题，目前还没有行之有效的解决方法。
技术实现思路
本申请的主要目的在于提供一种，以降低半导体器件因发生源漏击穿而失效的几率。为了实现上述目的，根据本申请的一个方面，本申请提供了一种半导体器件的制作方法，该制作方法包括:在衬底上形成场氧层，场氧层具有第一倾斜侧壁；进行第一次离子注入，以在衬底中对应于第一倾斜侧壁的位置形成隔离环；以及进行第二次离子注入，以在场氧层的两侧的衬底中形成阱区。进一步地，形成场氧层的步骤包括:在衬底上依次形成第一场氧预备层和第二场氧预备层；沿垂直于衬底的方向进行干法刻蚀，刻蚀贯穿第二场氧预备层并刻蚀去除部分第一场氧预备层，以形成第一场氧中间层和第二场氧中间层；湿法刻蚀剩余的第一场氧中间层和第二场氧中间层以形成第一场氧层和第二场氧层，第一场氧层和第二场氧层组成场氧层。O进一步地，形成第二场氧预备层的工艺为等离子体增强化学气相沉积。进一步地，第一倾斜侧壁与衬底的表面之间的夹角范围为15°?75°。进一步地，场氧层具有与第一倾斜侧壁对应设置的第二倾斜侧壁；在形成隔离环之后，制作方法还包括在靠近第二倾斜侧壁的衬底中形成沟槽，并在沟槽中形成栅极的步骤。进一步地，形成沟槽的步骤包括:在衬底的裸露表面上形成硬掩膜；形成依次覆盖于硬掩膜和场氧层上的保护层和图形化光刻胶层；沿图形化光刻胶层依次刻蚀保护层、硬掩膜和衬底以形成沟槽；去除剩余的图形化光刻胶层、保护层和硬掩膜。进一步地，在刻蚀保护层、硬掩膜和衬底的步骤中，刻蚀掉部分第二场氧层。进一步地，保护层的材料为S1N。进一步地，在形成阱区之后，制作方法还包括进行热处理的步骤。进一步地，热处理的步骤中，退火温度的范围为IlOOcC?1500°C，退火时间的范围为 1min ?30min。进一步地，在热处理之后，制作方法还包括形成与阱区相接触的导电插塞的步骤。进一步地，衬底10为P型硅，隔离环和阱区为N型掺杂区；或者衬底10为N型硅，隔离环和阱区为P型掺杂区。根据本申请的另一方面，提供了一种半导体器件，该半导体器件包括:场氧层，设置于衬底上，且场氧层具有第一倾斜侧壁；隔离环，设置于衬底中对应于第一倾斜侧壁的位置；阱区，设置于场氧层两侧的衬底中。进一步地，第一倾斜侧壁与衬底的表面之间的夹角范围为15°?75°。进一步地，场氧层还具有与第一倾斜侧壁对应设置的第二倾斜侧壁。进一步地，半导体器件还包括:沟槽，设置于靠近第二倾斜侧壁的衬底中；栅极，设置于沟槽中；导电插塞，与阱区相接触。进一步地，半导体器件为MOS管或IGBT。应用本申请的技术方案，本申请通过在衬底上形成具有第一倾斜侧壁的场氧层，并通过第一次离子注入在衬底中对应于第一倾斜侧壁的位置形成隔离环，以及第二次离子注入在场氧层的两侧的衬底中形成阱区。在第一次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入衬底，从而降低了所形成隔离环的掺杂浓度，并增加了隔离环的电阻率，进而降低了半导体器件因发生源漏击穿而失效的几率。同时，在第二次离子注入过程中第一倾斜侧壁能够阻挡部分注入离子进入隔离环，因此，与现有第二次离子注入后形成的隔离环相比，本申请提供的隔离环具有更低的掺杂浓度和更高的电阻率，进而降低了半导体器件因发生源漏击穿而失效的几率。【附图说明】构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中:图1示出了现有技术中所提供的半导体器件的制作方法中，在衬底的表面上形成场氧预备层后的基体剖面结构示意图；图2示出了干法刻蚀图1所示的场氧预备层以形成具有垂直侧壁的场氧层后的基体剖面结构示意图；图3示出了对图2所示的场氧层的一侧的衬底进行第一次离子注入以形成隔离环后的基体剖面结构示意图；图4示出了在图3所示的场氧层两侧的衬底上覆盖硬掩膜，以及依次形成覆盖于场氧层和硬掩膜上的抗反射涂层和图形化光刻胶后的基体剖面结构示意图；图5示出了沿图4所示的图形化光刻胶层依次刻蚀抗反射涂层、硬掩膜和衬底以在位于位于场氧层的另一侧的衬底中形成沟槽，并在沟槽中形成栅极后的基体剖面结构示意图；图6示出了对图5所示的场氧层两侧的衬底进行第二次离子注入以形成阱区后的基体剖面结构示意图；图7示出了形成与图6所示的阱区相接触的导电插塞后的基体剖面结构示意图；图8示出了本本文档来自技高网...

【技术保护点】
一种半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：在衬底上形成场氧层，所述场氧层具有第一倾斜侧壁；进行第一次离子注入，以在所述衬底中对应于所述第一倾斜侧壁的位置形成隔离环；以及进行第二次离子注入，以在所述场氧层的两侧的所述衬底中形成阱区。

【技术特征摘要】

【专利技术属性】
技术研发人员：张冠杰，张哲，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31