有源元件及应用其的高压半导体元件制造技术

本发明专利技术公开了一种有源元件及应用其的高压半导体元件，该高压半导体元件包括一基板、一第一阱具有第一导电态并白基板的表面向下延伸、多个有源元件是彼此相距地形成于基板上，且相邻的有源元件通过一绝缘物而彼此电性绝缘。一有源元件包括一扩散区域掺杂第一导电态的不纯物并白第一阱的一表面向下延伸，一环型栅极形成于扩散区域内，以及具有第二导电态的一轻掺杂区域，轻掺杂区域白扩散区域的一表面向下延伸。其中，轻掺杂区域是偏离于绝缘物的一边缘。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种有源元件及应用其的高压半导体元件，该高压半导体元件包括一基板、一第一阱具有第一导电态并白基板的表面向下延伸、多个有源元件是彼此相距地形成于基板上，且相邻的有源元件通过一绝缘物而彼此电性绝缘。一有源元件包括一扩散区域掺杂第一导电态的不纯物并白第一阱的一表面向下延伸，一环型栅极形成于扩散区域内，以及具有第二导电态的一轻掺杂区域，轻掺杂区域白扩散区域的一表面向下延伸。其中，轻掺杂区域是偏离于绝缘物的一边缘。【专利说明】有源元件及应用其的高压半导体元件
本专利技术是有关于一种有源元件及应用此有源元件的一高压半导体元件，且特别是 有关于一种可W支撑高电压操作且无浅沟道隔离边缘效应（化ee Of STI edge issue)的 有源元件和应用此有源元件的高压半导体元件。
技术介绍
在超大规模集成电路（Ve巧-large-scale integration, VLSI)技术中，通常使用 浅沟道隔离（shallow-trench isolation, STI)隔绝有源元件（例如互补式金属氧化物半 导体的晶体管）而定义出通道宽度。然而，相关研究者已经发现STI边缘会对应用元件造 成许多严重问题。 图1绘示一种半导体元件的传统布局。半导体元件包括多个有源元件10彼此相距 地设置于一基板上，并皆位于具第一导电态的一第一阱12中，例如NMOS元件的P型阱中。 再者，一轻渗杂区域Qi曲t doping region)具一第二导电态（例如N-)且位于P型阱中 并包围所有的有源元件10和P型阱接点（P-well contact)。相邻的有源元件10是W STI 电性隔离。各有源元件10包括具第一导电态的一扩散区域DIF，一第一接触区域111 (例如 一漏极区域）与一第二接触区域113 (例如一源极区域）分别位于扩散区域DIF内，W及一 多晶娃栅极PG(其上具有一栅极接点115)形成在第一接触区域111和第二接触区域113 之间。对传统的半导体元件而言，存在于相邻有源元件10之间的STI会造成不希望出现的 STI 边缘效应（STI edge issues)。 图2是绘示一传统半导体元件的多晶娃栅极及两侧的绝缘物的剖面示意图。一多 晶娃栅极PG是形成于一栅极氧化层G0X，通道135则位于多晶娃栅极PG下方和绝缘物STI 之间。图3A为一典型的低压（LV)NMOS晶体管的Id-Vc特性曲线，其中栅极氧化层GOX厚 度为7QA，W/Lg = 0. 6 y m/0. 4 y m，且运些曲线在一漏极偏压（Vd)O. IV下量测而得。图3B 为一典型的高压化V)NMOS晶体管的Id-Vc特性曲线，其中栅极氧化层GOX厚度为370A，W/ Lg= IOiim/1. 6 ym，且运些曲线在一漏极偏压（Vd)O. IV下量测而得。请参照图1至图3B。 STI边缘通常是半导体元件的"弱点"（如图2中圈选处），会造成不正常的次临界漏电流 (subt虹eshold leakage current)和导致不希望出现的双峰（double hump)次临界Id-Vg 特性曲线（如图3A和图3B中的曲线Process-1所示）。图3A和图3B中，曲线Process-1 代表具双峰漏电流的典型NMOS晶体管的Id-V。特性曲线，曲线Process-2代表具有改良STI 的典型NMOS晶体管的Id-Vc特性曲线，曲线Process-3代表具有改良STI和STI边墙口袋 渗杂（sidewall STI pocket implant)的典型NMOS晶体管的Id-Vg特性曲线。 阳0化]一般而言，STI边缘通常会产生几种非理想状况，例如：（1)在STI边墙上产生棚 偏离化oron segregation)而导致P型阱渗杂损失（p-well dosage loss) ; (2) STI引起的 应力变化（STI imluced stress)会影响临界电压（Vt)的稳定度；W及（3) -些界面陷阱 (inter化Ce trap)或错位会增加漏电流。运些状况会造成不理想的次临界特性和更高的漏 电流问题。虽然，目前经常是应用一 STI边墙口袋渗杂（sidewall STI pocket implant)于 结构的"弱点"处（如图2中圈选处），W在STI边墙处提高局部的阱渗杂并抑制双峰漏电流 (double-hump leakage)(曲线Process-S)，结构仍有缺点，包括：（1)会降低高压NMOS的结 崩溃（junction breakdown)，因为结（轻渗杂NI)在STI边缘处会看到更多的P型阱渗杂， W及（2)当通道宽度尺寸缩小会产生严重的窄通道宽度效应（snarrow-wi化h effect)。因 此，STI边墙口袋渗杂仍然影响了通道渗杂和临界电压的控制。
技术实现思路
本专利技术是有关于一种有源元件及应用其的一高压半导体元件。实施例的有源元 件被设计成可良好支撑高压操作和免于传统半导体元件遭遇到的STI边缘效应（STI edge issues)问题。应用实施例的有源元件的高压半导体元件具有低漏电流和高崩溃电压的特 点。 根据一实施例，是提出一种高压半导体元件，包括一基板、一第一阱具有第一导电 态并自基板的表面向下延伸、多个有源元件是彼此相距地形成于基板上，且相邻的有源元 件通过一绝缘物而彼此电性绝缘。一有源元件包括一扩散区域（difTusion region)(有源 区域）渗杂第一导电态的不纯物并自第一阱的一表面向下延伸，一环型栅极（ring gate) 形成于扩散区域内，W及具有第二导电态的一轻渗杂区域Qi曲t doping region),轻渗杂 区域自扩散区域的一表面向下延伸。其中，轻渗杂区域是偏离（offset)于绝缘物的一边 缘。 根据一实施例，是提出一种高压半导体元件，包括一基板、一第一阱具有一第一导 电态并自基板的表面向下延伸、多个有源元件是彼此相距地形成于基板上，且相邻的有源 元件通过一绝缘物而彼此电性绝缘。一有源元件包括一扩散区域（有源区域）渗杂第一导 电态的不纯物并自第一阱的一表面向下延伸，一栅极形成于扩散区域内，W及具有第二导 电态的一轻渗杂区域，轻渗杂区域自扩散区域的一表面向下延伸。其中，轻渗杂区域是相应 地位于扩散区域内。 根据一实施例，是提出一种有源元件，包括一扩散区域渗杂具第一导电态的不纯 物并形成于一基板中，一环型栅极形成于扩散区域内，具有第二导电态的一轻渗杂区域自 扩散区域的一表面向下延伸，具有第二导电态的一第一接点（first contact)形成于轻渗 杂区域内并偏离于轻渗杂区域的边缘，和具有第二导电态的一第二接点（second contact) 形成于扩散区域内，且第二接点位于被环型栅极所环绕的一第一区域，其中第二接点是偏 离于环型栅极。其中，轻渗杂区域是偏离于扩散区域的一边缘。 为了对本专利技术的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图 式，作详细说明如下。然而，本专利技术的保护范围当视随附的权利要求范围所界定的为准。【附图说明】 图1绘示一种半导体元件的传统布局。 图2是绘示一传统半导体元件的多晶娃栅极及两侧的绝缘物的剖面示意图。 图3A为一典型的低压（LV)NMOS晶本文档来自技高网...

【技术保护点】
一种高压半导体元件，包括：一基板；一第一阱具有一第一导电态并自该基板的一表面向下延伸；多个有源元件是彼此相距地形成于该基板上，且相邻这些有源元件通过一绝缘物而彼此电性绝缘，这些有源元件之一包括：一扩散区域(diffusion region)掺杂该第一导电态的不纯物并自该第一阱的一表面向下延伸；一环型栅极(ring gate)形成于该扩散区域内；和一轻掺杂区域(light doping region)具有一第二导电态，该轻掺杂区域自该扩散区域的一表面向下延伸，且该轻掺杂区域是偏离(offset)于该绝缘物的一边缘。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕函庭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71