一种IGBT器件的制备方法技术

为克服现有技术中IGBT器件的制备工艺成本高的问题，本发明专利技术提供了一种IGBT器件的制备方法。本发明专利技术提供的IGBT器件的制备方法将高压终端区和有源区同时制作完成，优化了工艺过程，省去光刻步骤，降低了生产成本。

【技术实现步骤摘要】

本专利技术涉及一种IGBT器件的制备方法，尤其是一种逆导型IGBT器件的制备方法。
技术介绍
绝缘栅双极型晶体管IGBT(InsulatedGateBipolarTransistor)于二十世纪八十年代被提出和迅速推广，现已广泛应用于中高压大电流领域，并同MOSFET(金属-氧化物-半导体场效应晶体管)将功率电子技术推向了高频时代。对比其它种类的功率半导体，如双极型晶体管、MOSFET，绝缘栅双极型晶体管作为一种电压控制器件，能够以更低的功率损耗处理更高的功率，并且能够工作于高频的电路当中，是IGBT最为突出的特点和优势。IGBT目前已经广泛应用电力电子领域。IGBT器件由一个MOS晶体管和一个PNP双极晶体管组成，也可看作是由一个VDMOS(VerticaldoublediffusedMOSFET，垂直双扩散MOS晶体管)和一个二极管组成。IGBT器件实现了MOSFET和BJT的优化组合，实现了低能耗、高压、高速的特性。这种器件广泛地应用于工业、交通、能源等领域，业已经成为一种不可替代的电力电子器件。现有技术中制备逆导型IGBT器件时，高压终端区和有源区均单独制备，导致工艺成本高。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中的IGBT器件的制备工艺成本高的问题，提供一种IGBT器件的制备方法。本专利技术解决上述技术问题所采用的技术方案如下：提供一种IGBT器件的制备方法，包括如下步骤：S1、提供前体，所述前体包括依次层叠的衬底、缓冲层、第一N型半导体层、第二外延半导体层；在所述前体的第二外延半导体层上刻蚀形成第一沟槽，所述第一沟槽贯穿所述第二外延半导体层并延伸至第一N型半导体层内；S2、在所述前体表面生长场氧化膜，所述场氧化膜覆盖所述第二外延半导体层及第一沟槽；S3、腐蚀所述场氧化膜，形成有源区和高压终端区；S4、向所述第二外延半导体层注入P型掺杂，并激活，形成P型体区；S5、在所述P型体区表面刻蚀形成第二沟槽；S6、在所述第一沟槽和第二沟槽内填充多晶硅，形成栅极电极；S7、在所述P型体区通过离子注入形成N+源区，所述N+源区位于所述第二沟槽处；S8、在所述第二外延半导体层上生长层间膜，并刻蚀形成接触孔；S9、在所述层间膜上生长金属层，并刻蚀；S10、在所述金属层上生长钝化层，并刻蚀；S11、除去所述衬底，露出所述缓冲层；S12、向缓冲层注入P型杂质并激活；S13、在缓冲层表面生长金属，形成集电极。本专利技术提供的IGBT器件的制备方法可一次性制备得到有源区和高压终端区，优化了生产工艺，降低生产成本。同时，第二外延半导体层上的第一沟槽内填充有多晶硅，可有效的起到电场屏蔽作用，大大提高了该IGBT器件使用时的稳定性。附图说明图1是本专利技术提供的IGBT器件的制备方法中步骤S1的示意图；图2是本专利技术提供的IGBT器件的制备方法中步骤S2的示意图；图3是本专利技术提供的IGBT器件的制备方法中步骤S3的示意图；图4是本专利技术提供的IGBT器件的制备方法中掺杂步骤示意图；图5是本专利技术提供的IGBT器件的制备方法中步骤S4形成的P型体区的示意图；图6是本专利技术提供的IGBT器件的制备方法中步骤S5形成的第二氧化膜的示意图；图7是本专利技术提供的IGBT器件的制备方法中步骤S5的示意图；图8是本专利技术提供的IGBT器件的制备方法中步骤S6的示意图；图9是本专利技术提供的IGBT器件的制备方法中步骤S9的示意图；图10是本专利技术提供的IGBT器件的制备方法制备的IGBT器件的结构示意图。说明书附图中的附图标记如下：101、缓冲层；102、第一N型半导体层；103、第二外延半导体层；104、第一沟槽；105、场氧化膜；106、P型体区；107、第二沟槽；108、栅极电极；109、N+源区；110、金属层；111、集电极。具体实施方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供的IGBT器件的制备方法包括如下步骤：S1、提供前体，所述前体包括依次层叠的衬底、缓冲层、第一N型半导体层、第二外延半导体层；在所述前体的第二外延半导体层上刻蚀形成第一沟槽，所述第一沟槽贯穿所述第二外延半导体层并延伸至第一N型半导体层内；S2、在所述前体表面生长场氧化膜，所述场氧化膜覆盖所述第二外延半导体层及第一沟槽；S3、腐蚀所述场氧化膜，形成有源区和高压终端区；S4、向所述第二外延半导体层注入P型掺杂，并激活，形成P型体区；S5、在所述P型体区表面刻蚀形成第二沟槽；S6、在所述第一沟槽和第二沟槽内填充多晶硅，形成栅极电极；S7、在所述P型体区通过离子注入形成N+源区，所述N+源区位于所述第二沟槽处；S8、在所述第二外延半导体层上生长层间膜，并刻蚀形成接触孔；S9、在所述层间膜上生长金属层，并刻蚀；S10、在所述金属层上生长钝化层，并刻蚀；S11、除去所述衬底，露出所述缓冲层；S12、向缓冲层注入P型杂质并激活；S13、在缓冲层表面生长金属，形成集电极。首先，需提供一个前体，该前体包括依次层叠的衬底、缓冲层、第一N型半导体层、第二外延半导体层。上述包括衬底、缓冲层、第一N型半导体层、第二外延半导体层的前体是本领域所公知的，可通过现有的方法形成。例如，根据电压选择合适的衬底材料，然后通过外延方式生长缓冲层，第一N型半导体层和第二外延半导体层。其中，衬底所采用的材料为公知的，通常为硅衬底。本专利技术中，优选情况下，所述衬底为N型重掺杂的硅衬底，掺杂浓度为1016-1019原子/立方厘米。所述缓冲层位于所述硅衬底上，其厚度优选为3-50微米。优选情况下，所述缓冲层为N掺杂缓冲层，掺杂浓度为1012-1016原子/立方厘米。形成上述前体后，需在所述前体的第二外延半导体层上刻蚀形成第一沟槽。本专利技术中，形成的上述第一沟槽需贯穿所述第二外延半导体层并延伸至第一N型半导体层内。形成上述第一沟槽的方法可以为本领域常用的刻蚀方法，例如可采用公知的干法刻蚀形成第一沟槽。根据本专利技术，通常，所述步骤S1中，先在所述前体的第二外延半导体层上生长第一氧化膜作为掩蔽层，然后对表面具有第一氧化膜的前体进行刻蚀，形成所述第一沟槽。对本文档来自技高网...

【技术保护点】
一种IGBT器件的制备方法，其特征在于，包括如下步骤：S1、提供前体，所述前体包括依次层叠的衬底、缓冲层、第一N型半导体层、第二外延半导体层；在所述前体的第二外延半导体层上刻蚀形成第一沟槽，所述第一沟槽贯穿所述第二外延半导体层并延伸至第一N型半导体层内；S2、在所述前体表面生长场氧化膜，所述场氧化膜覆盖所述第二外延半导体层及第一沟槽；S3、腐蚀所述场氧化膜，形成有源区和高压终端区；S4、向所述第二外延半导体层注入P型掺杂，并激活，形成P型体区；S5、在所述P型体区表面刻蚀形成第二沟槽；S6、在所述第一沟槽和第二沟槽内填充多晶硅，形成栅极电极；S7、在所述P型体区通过离子注入形成N+源区，所述N+源区位于所述第二沟槽处；S8、在所述第二外延半导体层上生长层间膜，并刻蚀形成接触孔；S9、在所述层间膜上生长金属层，并刻蚀；S10、在所述金属层上生长钝化层，并刻蚀；S11、除去所述衬底，露出所述缓冲层；S12、向缓冲层注入P型杂质并激活；S13、在缓冲层表面生长金属，形成集电极。

【技术特征摘要】
1.一种IGBT器件的制备方法，其特征在于，包括如下步骤：
S1、提供前体，所述前体包括依次层叠的衬底、缓冲层、第一N型半导体
层、第二外延半导体层；在所述前体的第二外延半导体层上刻蚀形成第一沟槽，
所述第一沟槽贯穿所述第二外延半导体层并延伸至第一N型半导体层内；
S2、在所述前体表面生长场氧化膜，所述场氧化膜覆盖所述第二外延半导
体层及第一沟槽；
S3、腐蚀所述场氧化膜，形成有源区和高压终端区；
S4、向所述第二外延半导体层注入P型掺杂，并激活，形成P型体区；
S5、在所述P型体区表面刻蚀形成第二沟槽；
S6、在所述第一沟槽和第二沟槽内填充多晶硅，形成栅极电极；
S7、在所述P型体区通过离子注入形成N+源区，所述N+源区位于所述第
二沟槽处；
S8、在所述第二外延半导体层上生长层间膜，并刻蚀形成接触孔；
S9、在所述层间膜上生长金属层，并刻蚀；
S10、在所述金属层上生长钝化层，并刻蚀；
S11、除去所述衬底，露出所述缓冲层；
S12、向缓冲层注入P型杂质并激活；
S13、在缓冲层表面生长金属，形成集电极。
2.根据权利要求1所述的制备方法，其特征在于，在所述步骤S1之前包
括在衬底表面通过外延方式依次生长缓冲层、第一N型半导体层和第二外延半
导体层。
3...

【专利技术属性】
技术研发人员：张朝阳，王凡，
申请(专利权)人：深圳芯能半导体技术有限公司，
类型：发明
国别省市：广东;44