纵型沟槽IGBT及其制造方法技术

本发明专利技术涉及纵型沟槽IGBT及其制造方法，提高纵型沟槽IGBT的RBSOA耐受性。在n－型Si基板（1）上形成p型体层（3）。形成贯通p型体层（3）的沟槽，在沟槽内隔着栅极绝缘膜（5）形成沟槽栅极（4）。在p型体层（3）上形成包含n型杂质的多晶硅膜（16）。使n型杂质从多晶硅膜（16）向p型体层（3）扩散，在p型体层（3）上形成n型发射极层（6）。在n－型Si基板（1）的下表面形成p型集电极层（13）。

【技术实现步骤摘要】
纵型沟槽IGBT及其制造方法
本专利技术涉及纵型沟槽IGBT（InsulatedGateBipolarTransistor：绝缘栅双极晶体管）及其制造方法。
技术介绍
以往，纵型沟槽IGBT的发射极层利用杂质注入和热处理形成。此外，为了使纵型沟槽IGBT的单元结构细微化而需要使接触结构插塞化，但是，接触插塞经由薄的阻挡金属与半导体层接触。此外，提出在横型晶体管中利用来自多晶硅的杂质扩散形成扩散层或在半导体层和接触插塞之间设置多晶硅膜（例如，参照专利文献1～3）。现有技术文献专利文献专利文献1：日本特开平8-97226号公报；专利文献2：日本特开平9-246493号公报；专利文献3：日本特开平9-92628号公报。RBSOA（ReverseBiasedSafeOperatingArea：反向偏置安全工作区）表示与IGBT的关断相伴随的集电极-发射极间电压和集电极电流的非破坏工作范围，该范围越宽，针对反向偏置的非破坏性能越高。因此，希望提高RBSOA耐受性。在杂质注入和热处理中不能够将发射极层形成得浅。此外，若使发射极层的宽度比其深度细微化，则发射极层成为球状，不能够形成在尺寸方面和特性方面都稳定的接合。特别是，纵型沟槽IGBT使单元结构（单元间距）细微化，若发射极层也未细微化，则在IGBT的反向偏置切断时在发射极层的正下方蓄积空穴，NPN晶体管导通（ON），由此，引起闩锁工作。此外，应力集中在接触插塞的底部，由此，在Si基板中缺陷增加，漏电流变大。其结果是，存在RBSOA耐受性劣化的问题。
技术实现思路
本专利技术是为了解决上述课题而提出的，其目的在于得到能够提高RBSOA耐受性的纵型沟槽IGBT及其制造方法。本专利技术提供一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层（bodylayer）的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；在所述半导体基板的下表面形成第二导电型的集电极层的工序。本专利技术提供一种纵型沟槽IGBT，其特征在于，具备：第一导电型的半导体基板；第二导电型的体层，设置在所述半导体基板上；沟槽栅极，隔着栅极绝缘膜设置在贯通所述体层的沟槽内；第一导电型的发射极层，设置在所述体层上；第二导电型的集电极层，设置在所述半导体基板的下表面；层间绝缘膜，覆盖所述沟槽栅极；发射极电极，设置在所述层间绝缘膜上；接触插塞，贯通所述层间绝缘膜，将所述体层以及所述发射极层和所述发射极电极连接；多晶硅膜，设置在所述体层以及所述发射极层的至少一个和所述接触插塞之间。根据本专利技术，能够提高RBSOA耐受性。附图说明图1是示出本专利技术的实施方式1的纵型沟槽IGBT的立体图。图2是沿图1的A-A’的截面图。图3是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图4是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图5是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图6是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图7是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图8是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图9是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。图10是示出比较例的沟槽IGBT的制造方法的截面图。图11是用于说明比较例的沟槽IGBT的工作的截面图。图12是示出本专利技术的实施方式1的纵型沟槽IGBT的变形例的立体图。图13是沿图12的A-A’的截面图。图14是示出本专利技术的实施方式2的纵型沟槽IGBT的立体图。图15是沿图14的A-A’的截面图。具体实施方式参照附图对本专利技术的实施方式的纵型沟槽IGBT及其制造方法进行说明。对相同或对应的构成要素标注相同的附图标记，有时省略重复说明。实施方式1图1是示出本专利技术的实施方式1的纵型沟槽IGBT的立体图，图2是沿图1的A-A’的截面图。在n－型Si基板1上依次设置有n型电荷蓄积层2和p型体层3。在贯通p型体层3的沟槽内隔着栅极绝缘膜5设置有沟槽栅极4。沟槽栅极4在平面视图中配置为条纹状。在p型体层3上设置有n型发射极层6以及p+型扩散层8。在平面视图中，n型发射极层6以及p+型扩散层8在相邻的沟槽栅极4之间在沟槽栅极4的长尺寸方向交替地配置。层间绝缘膜9覆盖沟槽栅极4。在层间绝缘膜9上设置有发射极电极10。接触插塞11贯通层间绝缘膜9将p型体层3以及n型发射极层6和发射极电极10连接。接触插塞11在平面视图中与沟槽栅极4平行地配置。在n－型Si基板1的下表面依次设置有n型缓冲层12和p型集电极层13。集电极电极14连接于p型集电极层13。接着，说明上述IGBT的制造方法。从图3到图9是示出本专利技术的实施方式1的纵型沟槽IGBT的制造方法的截面图。首先，如图3所示，在n－型Si基板1上依次形成n型电荷蓄积层2和p型体层3。形成贯通p型体层3的沟槽，在沟槽内隔着栅极绝缘膜5形成沟槽栅极4。在堆积在p型体层3上的膜厚500Å～2000Å的氧化膜15形成开口（发射极层的图案）。在氧化膜15以及在开口露出的p型体层3上形成包含n型杂质的膜厚500Å～5000Å的多晶硅膜16（掺杂多晶硅或P/As注入多晶硅）。接着，如图4所示，在之后形成n型发射极层6的区域，在多晶硅膜16上利用照相制版处理形成抗蚀剂17。将该抗蚀剂17作为掩模对多晶硅膜16进行刻蚀（构图）。接着，如图5所示，将抗蚀剂17作为掩模，利用自对准向p型体层3注入p型杂质。接着，如图6至图8所示，进行热处理，使n型杂质从多晶硅膜16向p型体层3扩散，在p型体层3上形成n型发射极层6，在p型体层3的注入了p型杂质的区域形成p+型扩散层8。图6是沟槽长尺寸方向的截面图。图7是n型发射极层6的沟槽垂直方向的截面图。图8是p+型扩散层8的沟槽垂直方向的截面图。此外，在对多晶硅膜16进行构图之前进行热处理，形成n型发射极层6也可以。此处，在来自多晶硅膜16的杂质的扩散中，来自颗粒边界的扩散是支配性的，所以，如图9所示那样，使多晶硅膜16的颗粒尺寸比n型发射极层6的宽度小。由此，n型发射极层6的浓度和深度稳定。此外，在p型体层3和多晶硅膜16之间形成有自然氧化膜18。由此，能够控制n型发射极层6的深度。然后，在n－型Si基板1的下表面形成n型缓冲层、p型集电极层13以及集电极电极14。利用以上的工序制造出本实施方式的纵型沟槽IGBT。接着，与比较例进行比较，说明本实施方式的效果。图10是示出比较例的沟槽IGBT的制造方法的截面图。图11是用于说明比较例的沟槽IGBT的工作的截面图。在比较例中，利用杂质的注入和热处理形成n+型发射极层19，所以，不能够将n+型发射极层19形成得浅。因此，在IGBT的反向偏置切断时在n+型发射极层19的正下方蓄积空穴，NPN晶体管导通，由此，引起闩锁工作。另一方面，在本实施方式中，能够利用来自多晶硅膜16的杂质扩散形成极浅且细微的n型发射极层6。因此，在IGBT的反向偏置切断时，不在本文档来自技高网...

【技术保护点】
一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及在所述半导体基板的下表面形成第二导电型的集电极层的工序。

【技术特征摘要】
2012.03.09 JP 2012-0525801.一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；在之后形成发射极层的区域，在所述多晶硅膜上形成抗蚀剂的工序；将所述抗蚀剂作为掩模对所述多晶硅膜进行刻蚀的工序；在对所述多晶硅膜进行刻蚀之后，将所述抗蚀剂作为掩模向所述体层注入第二导电型的杂质的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的所述发射极层的工序；进行热处理，在所述体层的注入了所述第二导电型的杂质的区域形成第二导电型的扩散层的工序；以及在所述半导体基板的下表面形成第二导电型的集电极层的工序。2.一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射极层的工序；以及在所述半导体基板的下表面形成第二导电型的集电极层的工序，所述多晶硅膜的颗粒尺寸比所述发射极层的宽度小。3.一种纵型沟槽IGBT的制造方法，其特征在于，具备：在第一导电型的半导体基板上形成第二导电型的体层的工序；形成贯通所述体层的沟槽，在所述沟槽内隔着栅极绝缘膜形成沟槽栅极的工序；在所述体层上形成包含第一导电型的杂质的多晶硅膜的工序；使所述第一导电型的杂质从所述多晶硅膜向所述体层扩散，在所述体层上形成第一导电型的发射...

【专利技术属性】
技术研发人员：藤井秀纪，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：