非易失性半导体存储装置与写入方法制造方法及图纸

本发明专利技术涉及一种非易失性半导体存储装置与写入方法。该非易失性半导体存储装置包括控制处理器、写入控制器、电压产生电路以及切换电路。控制处理器用以产生并输出一控制数据并且实施一程序码以写入数据，其中数据包括一字线指定指令以及一电压源指定数据。写入控制器用以解码控制数据并且产生字线指定指令的一控制信号以及电压源指定数据的一控制信号。电压产生电路用以产生写入数据的多个电压。切换电路用以依据字线指定指令的控制信号以及电压源指定数据的控制信号，选择多个电压之中对应电压源指定数据的一电压，并且对应字线指定指令输出选择的电压。

【技术实现步骤摘要】

本专利技术涉及一种非易失性半导体存储装置(EEPROM)以及其写入方法，能够用以电性写入或擦除例如快闪存储器等。
技术介绍
广为人知的高密度集成NAND型非易失性半导体存储装置是由NAND串接所组成，其中NAND串包括位于位线与源极线(举例而言，如参考文件I?4所述)之间的多个存储单元晶体管(以下称为存储单元)。在一般的NAND型非易失性半导体存储装置中，对于擦除而言，举例来说，于半导体基板施加20V的高电压，以及于字线施加0V。因此，电子从浮动栅极被逐出到电荷累积层，例如多晶硅等等，而临界电压低于擦除临界电压(例如-3V)。另一方面，对于写入(编程)而言，施加OV于半导体基板，并且举例而言，施加20V于控制栅极。因此，借助从半导体基板注入电子到浮动栅极，临界电压大于写入临界电压(例如IV)。存储单元接收上述临界电压，并且施加介于写入临界电压与擦除临界电压之间的读取电压(例如0V)于控制栅极来决定状态，以及借助是否电流流经存储单元来决定状态。因此，在NAND串之内串接的存储单元之中，对选择的存储单元进行写入。对于未选择的存储单元，则施加通过电压(例如8V)于其字线。在上述所组成的非易失性半导体存储装置中，对写入目标的存储单元进行编程操作来执行写入。因为电子注入到存储单元晶体管的浮动栅极，造成临界电压的增加。然后，即使施加于栅极的电压低于临界电压，电流也不会流过。因此，能够达成写入数据“O”的状态。一般而言，写入特性与擦除状态的存储单元的临界电压是不对等的。然后，施加预设写入电压以进行编程操作，临界电压大于验证的验证电压，并且写入后的存储单元的临界电压的分布范围具有一定程度的宽度。在多位阶存储单元的非易失性半导体存储装置中，能够在存储单元设定多个位阶的临界电压，而临界电压分布广泛，使得在相邻位阶数值之间的窄间距进行数据的记录变得困难。在参考文件5所提出的解决方法中，提出一种非易失性存储核心电路，借助设定存储单元的多个不同的临界电压来记录多个位阶，并且提供一控制电路来控制对所包括的存储核心电路所进行的写入。控制电路的特性在于，以一临界电压对存储单元进行编程时，以上述临界电压所设定的存储单元还有以高于上述临界电压所设定的存储单元，两者都被上述临界电压所编程，并且被小于上述不同临界电压的临界电压所依序编程(写入)。然而，在编程非易失性半导体存储装置时，会发生编程干扰的现象。详细而言，有些不好的操作模式会以编程操作而增加临界电压。对于相同字线(控制栅极)频繁重复的编程，非写入存储单元与共用字线的非选择存储单元的高编程电压会造成临界电压的增加。此外，写入时选择NAND串的未选择字线的通过电压也会造成临界电压的增加。进一步而言，在近年来尺寸缩减的NAND串之中，也出现了热载子所造成的临界电压的增压，上述热载子的产生是因为施加到未选择字线的通过电压的升压通道电压(boosted channelvoltage)以及施加到上述选择字线的编程电压所造成。相关前案JP H9_147582 JP2000-285692 JP2003-346485JP2001_028575JP2001_3257%US2011-0167206US2012-0106250JP2011-150746为了防止上述编程干扰，举例而言，当编程时，对于NAND型快闪存储器的未选择字线，施加对应未选择字线的位置的预设通过电压。然而，最近的高密度NAND型快闪存储器比以前更容易发生编程干扰，必须有一个复杂的通过电压模式来防止编程干扰也是个问题。例如，在参考文件6中，CPU控制器控制写入电压以防止编程干扰，然而却没有揭示或教导如何对应每一个字线来分配施加的电压。此外，举例而言，在参考文件7所揭示的电压产生装置，是在编程时使用递增步进脉冲程序(ISPP，Increment Step Pulse Program)方法。然而，为了配置与使用逻辑电路，却有无法弹性产生施加电压以防止编程干扰的问题。此外，参考文件8包括了使用固定逻辑与模拟电路来分配写入电压的电路。然而，当施加通过电压的种类增加时，此逻辑与模拟电路变得复杂。此外，也会产生电路尺寸大幅增加的问题。
技术实现思路
本专利技术的目标在于解决上述问题。在比传统技术尺寸更小的电路中，提供非易失性半导体存储装置及其写入方法，能够写入并且弹性设定编程电压(program voltage)与通过电压(pass voltage)，以防止设定字线电压时的编程干扰。此外，在下述的实施例中，编程干扰为上述三种干扰的总称，而编程电压为编程电压与穿越电压的总称。第一个专利技术涉及一种非易失性半导体存储装置，用以借助施加一预定电压以实施一数据的写入并且指定一字线至一非易失性存储单元阵列。非易失性半导体存储装置包括一控制处理器、一写入控制器、一电压产生电路以及一切换电路。控制处理器用以产生并输出一控制数据并且执行一程序码以写入数据，其中数据包括一字线指定指令以及一电压源指定数据。写入控制器用以解码控制数据并且产生字线指定指令的一控制信号以及电压源指定数据的一控制信号。电压产生电路用以产生写入数据的多个电压。切换电路用以依据字线指定指令的控制信号以及电压源指定数据的控制信号，选择多个电压之中对应电压源指定数据的一电压，并且对应字线指定指令输出选择的电压至字线。在上述非易失性半导体存储装置之中，程序码、控制处理器、写入控制器、电压产生电路以及切换电路除了应用于写入的操作外，还可以应用于读取或擦除的操作。再者，在上述非易失性半导体存储装置之中，切换电路包括多个暂存器，多个暂存器分别对应多个字线，并且对应字线指定指令的控制信号而暂时储存电压源指定数据，以及切换电路包括多个切换器，这些切换器分别对应这些暂存器，并且在来自电压产生电路的多个电压之中，依据来自对应暂存器的控制信号而操作，并且对应电压源指定数据而选择与输出电压。进一步而言，在上述非易失性半导体存储装置之中，非易失性半导体存储装置还包括一只读存储器(ROM)用以储存程序码，并且输出程序码至控制处理器。进一步而言，在上述非易失性半导体存储装置之中，程序码储存于存储单元阵列之中的一预先定义区域，并且被控制处理器所读取。进一步而言，在上述非易失性半导体存储装置之中，程序码来自一外部装置，并且维持一操作模式以输入至控制处理器。进一步而言，在上述非易失性半导体存储装置之中，非易失性半导体存储装置还包括一静态随机存取存储器以储存程序码，并且将程序码输出至控制处理器。进一步而言，在上述非易失性半导体存储装置之中，程序码包括:(I) 一组合码以控制电压设定，(2)字线指定指令以指定应选择的一条字线或多条字线，以及(3)电压源指定数据以指定一电压源，其中电压源被施加到被选择的字线。进一步而言，在上述非易失性半导体存储装置之中，字线指定指令的特性为对应选择的字线而借助一绝对地址或一相对地址来指定字线。进一步而言，在上述非易失性半导体存储装置之中，电压源指定数据的特性为指定电压源的一电压，其中电压应被来自之前设定的电压的一实际电压或是一相对电压所施加。第二个专利技术涉及一种用于一非易失性半导体存储装置的写入方法，用以借助施加一预定电压以实施一数据的写入并且指定一字线至一非易失性存储单元阵列，包括借助一控制处本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，用以借助施加一预定电压以实施一数据的写入并且指定一字线至一非易失性存储单元阵列，包括：一控制处理器，用以产生并输出一控制数据并且实施一程序码以写入该数据，其中该数据包括一字线指定指令以及一电压源指定数据；一写入控制器，用以解码该控制数据并且产生该字线指定指令的一控制信号以及该电压源指定数据的一控制信号；一电压产生电路，用以产生写入该数据的多个电压；以及一切换电路，用以依据该字线指定指令的该控制信号以及该电压源指定数据的该控制信号，选择该多个电压之中对应该电压源指定数据的一电压，并且对应该字线指定指令输出选择的该电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：马蒂亚斯YG培尔，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾;71