一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。该方法包括：步骤S101：提供包括伪栅极的前端器件，去除所述伪栅极，在所述伪栅极原来的位置形成包括钨栅极的栅极结构；步骤S102：对所述钨栅极进行回刻蚀；步骤S103：在所述钨栅极的上方形成至少一层钨-氮化钨叠层结构；步骤S104：在所述钨-氮化钨叠层结构之上形成氮化硅盖帽层。本发明专利技术的半导体器件的制造方法，通过在对钨栅极进行回刻蚀的步骤与在钨栅极的上方形成氮化硅盖帽层的步骤之间增加在钨栅极的上方形成至少一层钨-氮化钨叠层结构的步骤，可以提高钨栅极与氮化硅盖帽层之间的粘着力，避免发生氮化硅盖帽层剥离现象。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
在半导体
中，在20nm及以下技术节点中，出于间隙填充和器件性能的考虑，半导体器件中的栅极的材料将由钨（W）取代铝（Al）。钨栅极CMP被用于形成金属栅极结构。随着关键尺寸的缩小，在采用自对准工艺形成接触孔（CT）时，如果发生误对准（mis-alignment），将导致接触孔与钨栅极发生桥接的可能性增大。为避免上述问题，通常在通过CMP形成钨栅极的步骤之后，对钨栅极进行回刻蚀（etchback）工艺，然后沉积氮化硅薄膜并对氮化硅（SiN）薄膜进行CMP以形成氮化硅盖帽层。然而，由于钨金属与氮化硅之间的粘着力（adhesionforce）比较小，在对氮化硅（SiN）薄膜进行CMP的过程中，很容易发生氮化硅（SiN）薄膜（氮化硅盖帽层）的剥离（delamination）。如图1A至1E所示，现有技术中的上述半导体器件的制造方法，主要包括如下步骤：步骤E1：提供包括伪栅极的前端器件100，去除伪栅极，在伪栅极原来的位置沉积功函数金属层（图中未示出）以及位于其上的钨薄膜；然后，对钨薄膜进行CMP（化学机械抛光）以形成钨栅极101。经过步骤E1，形成的图形如图1A所示。其中，伪栅极的材料可以为多晶硅或其他合适的材料。前端器件100通常可以包括半导体衬底以及位于半导体衬底上的伪栅极介电层、伪栅极、栅极侧壁、层间介电层等，在此并不进行限定。步骤E2：通过回刻蚀（etchback）工艺去除一定厚度的钨栅极101，如图1B所示。经过步骤E2，钨栅极被去除步骤E3：在钨栅极101之上沉积氮化硅薄膜1020，如图1C所示。步骤E4：对氮化硅薄膜1020进行CMP，去除过量的氮化硅，以形成覆盖钨栅极101的氮化硅盖帽层102，如图1D所示。其中，图1D所示的结构是半导体器件的制程中希望得到的结构。然而，由于钨金属（即，钨栅极101）与氮化硅（即，氮化硅薄膜1020）之间的粘着力（adhesionforce）比较小，在对氮化硅（SiN）薄膜1020进行CMP的过程中，很容易发生氮化硅（SiN）薄膜1020的剥离（delamination）现象，从而形成图1E所示的结构，导致半导体器件的良率下降。在现有技术中，人们曾经尝试在钨栅极与氮化硅层之间沉积粘结层（gluelayer），然而，粘结层往往导致在自对准接触孔形成的过程中发生侧墙（sidewall）桥接问题，也会在很大程度上影响半导体器件的良率。可见，为解决现有技术中的上述问题，有必要提出一种新的半导体器件的制造方法。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，以防止钨栅极与氮化硅盖帽层剥离，提高半导体器件的良率。本专利技术实施例提供一种半导体器件的制造方法，所述方法包括：步骤S101：提供包括伪栅极的前端器件，去除所述伪栅极，在所述伪栅极原来的位置形成包括钨栅极的栅极结构；步骤S102：对所述钨栅极进行回刻蚀，以去除一定厚度的所述钨栅极；步骤S103：在所述钨栅极的上方形成至少一层钨-氮化钨叠层结构；步骤S104：在所述钨-氮化钨叠层结构之上形成氮化硅盖帽层。可选地，所述步骤S103包括：步骤S1031：在所述钨栅极的上方形成含硼牺牲层；步骤S1032：将所述含硼牺牲层暴露于含钨前驱气体中以在所述钨栅极的上方形成钨金属层；步骤S1033：将所述钨金属层暴露于含氮气体中以将所述钨金属层的一部分氮化，从而形成钨-氮化钨叠层结构。可选地，在所述步骤S1031中，形成所述含硼牺牲层的方法包括：沉积含硼气体，以在所述钨栅极的上方形成所述含硼牺牲层。可选地，在所述步骤S1031中，所述含硼气体包括B2H6。可选地，在所述步骤S1031中，所述含硼牺牲层的厚度为可选地，在所述步骤S1031中，在形成所述含硼牺牲层时所采用的反应温度为200-400℃。可选地，在所述步骤S1032中，所述含钨前驱气体包括WF6、WCl6和W(CO)6中的一种或其中至少两种的组合。可选地，在所述步骤S1033中，所述含氮气体包括N2、NH3、NF3和N2H6中的一种或其中至少两种的组合。可选地，在所述步骤S103中，在步骤S1033之后还包括步骤S1034：重复步骤S1031至步骤S1033至少一次，以形成多层层叠的钨-氮化钨叠层结构。可选地，在所述步骤S101中，所述栅极结构包括所述钨栅极和位于所述钨栅极下方的功函数金属层。可选地，所述步骤S101包括：步骤S1011：提供包括伪栅极的前端器件，去除所述伪栅极；步骤S1012：在所述伪栅极原来的位置形成功函数金属层以及位于所述功函数金属层之上的钨薄膜；步骤S1013：对所述钨薄膜进行CMP以形成所述钨栅极。可选地，在所述步骤S1012中，形成所述钨薄膜的方法包括CVD。可选地，在所述步骤S101中，所述功函数金属层的材料选自TiN、TaAl、TiN、AlCo和TiAlN中的至少一种。可选地，在所述步骤S103中，所述钨栅极被去除的厚度为可选地，所述步骤S104包括：步骤S1041：在所述钨-氮化钨叠层结构之上沉积氮化硅薄膜；步骤S1042：对所述氮化硅薄膜进行CMP，以形成覆盖所述钨栅极的氮化硅盖帽层。本专利技术的半导体器件的制造方法，通过在对钨栅极进行回刻蚀的步骤与在钨栅极的上方形成氮化硅盖帽层的步骤之间增加在钨栅极的上方形成至少一层钨-氮化钨叠层结构的步骤，可以提高钨栅极与氮化硅盖帽层之间的粘着力，避免发生氮化硅盖帽层剥离现象，从而可以提高半导体器件的良率。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至1E为现有技术中的一种半导体器件的制造方法的相关步骤形成的结构的示意性剖面图；图2A至2E为本专利技术实施例的一种半导体器件的制造方法的关键步骤形成的结构的示意性剖面图；图3为本专利技术实施例提出的一种半导体器件的制造方法的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，所述方法包括：步骤S101：提供包括伪栅极的前端器件，去除所述伪栅极，在所述伪栅极原来的位置形成包括钨栅极的栅极结构；步骤S102：对所述钨栅极进行回刻蚀，以去除一定厚度的所述钨栅极；步骤S103：在所述钨栅极的上方形成至少一层钨‑氮化钨叠层结构；步骤S104：在所述钨‑氮化钨叠层结构之上形成氮化硅盖帽层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
步骤S101：提供包括伪栅极的前端器件，去除所述伪栅极，在
所述伪栅极原来的位置形成包括钨栅极的栅极结构；
步骤S102：对所述钨栅极进行回刻蚀，以去除一定厚度的所述
钨栅极；
步骤S103：在所述钨栅极的上方形成至少一层钨-氮化钨叠层结
构；
步骤S104：在所述钨-氮化钨叠层结构之上形成氮化硅盖帽层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述步骤S103包括：
步骤S1031：在所述钨栅极的上方形成含硼牺牲层；
步骤S1032：将所述含硼牺牲层暴露于含钨前驱气体中以在所述
钨栅极的上方形成钨金属层；
步骤S1033：将所述钨金属层暴露于含氮气体中以将所述钨金属
层的一部分氮化，从而形成钨-氮化钨叠层结构。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，
在所述步骤S1031中，形成所述含硼牺牲层的方法包括：沉积含硼气
体，以在所述钨栅极的上方形成所述含硼牺牲层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，
在所述步骤S1031中，所述含硼气体包括B2H6。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，
在所述步骤S1031中，所述含硼牺牲层的厚度为6.如权利要求2所述的半导体器件的制造方法，其特征在于，
在所述步骤S1031中，在形成所述含硼牺牲层时所采用的反应温度为
200-400℃。
7.如权利要求2所述的半导体器件的制造方法，其特征在于，
在所述步骤S1032中，所述含钨前驱气体包括WF6、WCl6和W(CO)6中的一种或其中至少两种的组合。
8.如权利要求2所述的半导体器件的制造...

【专利技术属性】
技术研发人员：蒋莉，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京;11