一种芯片封装方法技术

本发明专利技术提供一种芯片封装方法，包括以下步骤：S1：提供一载体，在所述载体表面形成粘合层；S2：在所述粘合层表面形成第一介质层，并在所述第一介质层中形成若干与半导体芯片电性引出所对应的第一通孔；S3：将半导体芯片正面朝下附着于所述第一介质层表面；S4：在所述第一介质层表面形成覆盖所述芯片的塑封层；S5：分离所述粘合层及第一介质层，以去除所述载体及粘合层；S6：基于所述第一介质层及所述第一通孔对所述半导体芯片形成再分布引线层。本发明专利技术不仅避免了粘合层与半导体芯片直接粘合而造成半导体芯片被污染的问题，而且解决了芯片粘合后在第一介质层中形成通孔较为困难的问题。本发明专利技术工艺步骤简单，可有效提高产品良率及电性能。

【技术实现步骤摘要】

本专利技术属于半导体制造领域，涉及。
技术介绍
传统的扇出型晶圆级封装(Fan-out wafer level packaging,FOffLP) 一般包括如下几个步骤:首先从晶圆切下单个微芯片，并采用标准拾放设备将芯片正面朝下粘贴到载体的粘胶层上；然后形成塑封层，将芯片嵌入塑封层内；在塑封层固化后，去除载体及粘胶层，然后进行再分布引线层工艺及植球回流工艺，最后进行切割和测试。再分布引线层(Redistribut1n Layers，RDL)是倒装芯片组件中芯片与封装之间的接口界面。再分布引线层是一个额外的金属层，由核心金属顶部走线组成，用于将裸片的I/O焊盘向外绑定到诸如凸点焊盘等其它位置。凸点通常以栅格图案布置，每个凸点都浇铸有两个焊盘(一个在顶部，一个在底部)，它们分别连接再分布引线层和封装基板。现有的扇出型芯片封装技术中，通常在粘合层去除工艺中将粘合层与芯片分离，但是，仍然不可避免会有一部分粘合物残留，造成芯片污染。目前已有很多方法被用来克服这种缺陷。现有的一种解决方法是将再分布引线层直接形成在Si支撑晶圆上，并在半导体芯片表面制作焊接凸点，然后将半导体芯片与形成有再本文档来自技高网...

【技术保护点】
一种芯片封装方法，其特征在于，包括以下步骤：S1：提供一载体，在所述载体表面形成粘合层；S2：在所述粘合层表面形成第一介质层，并在所述第一介质层中形成若干与半导体芯片电性引出所对应的第一通孔；S3：将半导体芯片正面朝下附着于所述第一介质层表面；S4：在所述第一介质层表面形成覆盖所述芯片的塑封层；S5：分离所述粘合层及第一介质层，以去除所述载体及粘合层；S6：基于所述第一介质层及所述第一通孔对所述半导体芯片形成再分布引线层。

【技术特征摘要】

【专利技术属性】
技术研发人员：仇月东，林正忠，
申请(专利权)人：中芯长电半导体江阴有限公司，
类型：发明
国别省市：江苏;32