一种射频LDMOS晶体管及其制造方法技术

本发明专利技术属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明专利技术的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明专利技术的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明专利技术尤其适用于射频LDMOS晶体管及其制造。

【技术实现步骤摘要】

本专利技术属于半导体
，特别涉及一种射频LDMOS晶体管及其制造方法。
技术介绍
射频LDMOS(Laterally Double-Diffused Metal Oxide Semiconductors，横向双扩散晶体管)场效应晶体管是一种应用范围广的射频器件，具有线性度好、功率增益高、耐压高、匹配性能好、效率高和输出功率大等优点。广泛应用于无线通信、移动基站、卫星通信、雷达和导航等领域。在大功率射频LDMOS器件应用中，一般希望器件具有大的击穿电压、大的输出功率和高的频率特性。在射频LDMOS设计过程中，这要求器件具有大的击穿电压、低的导通电阻和小的寄生参数。常规的射频LDMOS结构如图1所示。为了提高击穿电压，优化器件频率特性，增大输出功率，在漂移区上部采用法拉第罩是简单有效的方法。法拉第罩可以有效屏蔽寄生栅漏电容Cgd，从而有效提高器件的频率特性。射频LDMOS的击穿电压与截止频率存在折衷关系，传统的法拉第罩降低寄生电容Cgd，提高频率特性，同时也在法拉第罩靠近漏端边缘引入高电场，影响了器件的鲁棒性。
技术实现思路
本专利技术的目的，就是针对上述传统LDMOS器件中存在法拉第罩影响漂移区电场的问题，提出一种能优化漂移区电场的射频LDMOS晶体管。本专利技术的技术方案:如图2所示，一种射频LDMOS晶体管，包括P+衬底1、位于P+衬底I下表面的金属电极14和位于P+衬底I上表面的P型外延层2 ;所述P型外延层2上层具有相互独立的P型阱区5和N-漂移区6，其远离N-漂移区6的一端具有P+sinkerS ;所述P型阱区5上层具有与P+sinkerS相连的源极7 ;所述N-漂移区6上层远离P型阱区5的一端具有漏极9 ;所述P+sinker8的上表面及部分源极7的上表面具有源极金属12 ;所述漏极9的上表面具有漏极金属13 ;在源极金属12与漏极金属13之间具有二氧化硅介质层10 ;所述二氧化硅介质层10中具有由栅氧化层3和多晶硅栅4构成的栅极结构，所述栅氧化层3位于P型阱区5的上表面，多晶硅栅4位于栅氧化层3的上表面；位于栅极结构顶部及侧面的二氧化硅介质层10具有向上凸起的结构，凸起结构靠近漏极金属13的上表面及侧面具有金属层11，所述金属层11在二氧化娃介质层10上表面向漏极金属13方向延伸形成法拉第罩；其特征在于，所述法拉第罩位于二氧化硅介质层10上表面部分的金属为多段结构。本专利技术总的技术方案，通过将传统的法拉第罩位于二氧化硅介质层10上的部分分为多段，分段后的金属相互独立，从而使靠近漏端处的金属块浮空(不接任何电位)，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。进一步的，所述法拉第罩位于二氧化硅介质层10上表面部分的金属为3段结构，分别为第一金属层110、第二金属层111和第三金属层112 ;所述第一金属层110与位于二氧化硅介质层10凸起结构的侧面及上表面的金属相连；所述第二金属层111位于第一金属层110和第三金属层112之间。进一步的，所述第一金属层110和第二金属层111之间的间距等于第二金属层111和第三金属层112之间的间距。本专利技术还提供一种射频LDMOS晶体管的制造方法，其特征在于，包括以下步骤:第一步:在P+衬底I上表面形成P型外延层2 ；第二步:采用离子注入工艺，在P型外延层2的一侧通过离子注入形成P+sinker8 ；第三步:在P型外延层2的上表面生长栅氧化层3，在栅氧化层3上表面淀积多晶硅，并采用刻蚀工艺刻蚀出多晶硅栅4，所述栅氧化层3与多晶硅栅4构成栅极结构；第四步:采用离子注入工艺，在P型外延层2上层形成相互独立的P型阱区5和N-漂移区6，所述P型讲区5与P+sinker位于同一侧；第五步:采用离子注入工艺，在P型讲区5上层形成与P+sinker侧面相连的源极7，在N-漂移区6中上层远离P型阱区5的一侧形成漏极9 ;第六步:在器件上表面淀积二氧化硅介质层10，所述二氧化硅介质层10在栅极结构处形成凸起结构；第七步:在二氧化娃介质层10上表面淀积金属层21 ；第八步:采用刻蚀工艺对金属层进行刻蚀，在P+sinker8与部分源极7上表面形成源极金属12，在漏极9上表面形成漏极金属13，在二氧化娃介质层10凸起结构靠近漏极金属13的侧面、上表面及与该侧面相连的二氧化硅介质层10上表面形成法拉第罩；所述法拉第罩位于二氧化硅介质层10上表面的金属部分分为3段。本专利技术的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻；同时本专利技术的方法与传统结构器件制造方法相比，只需改变金属场板的刻蚀掩模版形状，不需要增加额外的工艺步骤。【附图说明】图1为传统的射频LDMOS结构示意图；图2为本专利技术的射频LDMOS结构示意图；图3为本专利技术的制造方法中在P+衬底上表面形成P型外延层后的结构示意图；图4为本专利技术的制造方法中形成P+sinker后的结构示意图；图5为本专利技术的制造方法中形成栅极结构后示意图；图6为本专利技术的制造方法中在形成P型阱区和N-漂移区后的结构示意图；图7为本专利技术的制造方法中淀积二氧化硅介质层后的结构示意图；图8为本专利技术的制造方法中淀积金属层后的结构示意图；图9为本专利技术的制造方法中将金属层分段后的结构示意图；图10为常规结构与本专利技术结构仿真得到的击穿电压曲线示意图。【具体实施方式】下面结合附图对本专利技术进行详细的描述如图2所示，本专利技术的一种射频LDMOS晶体管，包括P+衬底1、位于P+衬底I下表面的金属电极14和位于P+衬底I上表面的P型外延层2 ;所述P型外延层2上层具有相互独立的P型阱区5和N-漂移区6，其远离N-漂移区6的一端具有P+sinkers ;所述P型阱区5上层具有与P+sinkerS相连的源极7 ;所述N-漂移区6上层远离P型阱区5的一端具有漏极9 ;所述P+sinker8的上表面及部分源极7的上表面具有源极金属12 ;所述漏极9的上表面具有漏极金属13 ;在源极金属12与漏极金属13之间具有二氧化硅介质层10 ;所述二氧化硅介质层10中具有由栅氧化层3和多晶硅栅4构成的栅极结构，所述栅氧化层3位于P型阱区5的上表面，多晶硅栅4位于栅氧化层3的上表面；位于栅极结构顶部及侧面的二氧化硅介质层10具有向上凸起的结构，凸起结构靠近漏极金属13的上表面及侧面具有金属层11，所述金属层11在二氧化娃介质层10上表面向漏极金属13方向延伸形成法拉第罩；所述法拉第罩位于二氧化硅介质层10上表面部分的金属为多段结构。本专利技术还提供一种射频LDMOS晶体管的制造方法，其特征在于，包括以下步骤:[当前第1页1 2 本文档来自技高网...

【技术保护点】
一种射频LDMOS晶体管，包括P+衬底(1)、位于P+衬底(1)下表面的金属电极(14)和位于P+衬底(1)上表面的P型外延层(2)；所述P型外延层(2)上层具有相互独立的P型阱区(5)和N‑漂移区(6)，其远离N‑漂移区(6)的一端具有P+sinker(8)；所述P型阱区(5)上层具有与P+sinker(8)相连的源极(7)；所述N‑漂移区(6)上层远离P型阱区(5)的一端具有漏极(9)；所述P+sinker(8)的上表面及部分源极(7)的上表面具有源极金属(12)；所述漏极(9)的上表面具有漏极金属(13)；在源极金属(12)与漏极金属(13)之间具有二氧化硅介质层(10)；所述二氧化硅介质层(10)中具有由栅氧化层(3)和多晶硅栅(4)构成的栅极结构，所述栅氧化层(3)位于P型阱区(5)的上表面，多晶硅栅(4)位于栅氧化层(3)的上表面；位于栅极结构顶部及侧面的二氧化硅介质层(10)具有向上凸起的结构，凸起结构靠近漏极金属(13)的上表面及侧面具有金属层(11)，所述金属层(11)在二氧化硅介质层(10)上表面向漏极金属(13)方向延伸形成法拉第罩；其特征在于，所述法拉第罩位于二氧化硅介质层(10)上表面部分的金属为多段结构。...

【技术特征摘要】

【专利技术属性】
技术研发人员：邓小川，梁坤元，甘志，萧寒，李妍月，张波，
申请(专利权)人：电子科技大学，东莞电子科技大学电子信息工程研究院，
类型：发明
国别省市：四川;51