半导体装置的数据输出电路制造方法及图纸

一种半导体装置的数据输出电路包括：上拉驱动器，其包括多个分支单元，所述上拉驱动器被配置成响应于码信号在相应的电阻值上被控制，当多个分支单元中的一个或更多个响应于选择信号而被选择性地激活时在整体电阻值上被控制，以及被配置成将具有多个输出电压电平之中根据整体电阻值的控制选中的输出电压电平的输出电压施加至数据输出焊盘；控制区块，其被配置成响应于模式寄存器信号来产生选择信号；以及码发生器，其被配置成根据外部电阻器来产生码信号。

【技术实现步骤摘要】
【专利说明】半导体装置的数据输出电路相关申请的交叉引用本申请要求2014年3月27日向韩国知识产权局提交的申请号为10-2014-0036205的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例涉及一种半导体装置，且更具体而言，涉及一种半导体装置的数据输出电路。
技术介绍
在半导体装置中，连续地保持输出电压(VOH)的电平是重要的，以便保证半导体装置和与半导体装置电耦接的外部系统(例如，存储器控制器)之间稳定的数据通信。当输出高电平数据时，输出电压(VOH)可以为数据输出焊盘(DQ)的电压电平。
技术实现思路
在本专利技术的一个实施例中，一种半导体装置的数据输出电路可以包括上拉驱动器，其包括多个分支单元，所述多个分支单元被配置成响应于码信号而在相应的电阻值上被控制。当多个分支单元中的一个或更多个响应于选择信号而被选择性激活时，多个分支单元还可以在整体电阻值上被控制。另外，上拉驱动器可以被配置成将具有根据多个输出电压电平之中的根据整个电阻值的控制选中的输出电压电平的输出电压施加至数据输出焊盘。数据输出电路还可以包括控制区块，其被配置成响应于模式寄存器信号来产生选择信号。另外，数据输出电路还可以包括码发生器，其被配置成根据外部电阻器来产生码信号。在一个实施例中，一种半导体装置的数据输出电路可以包括第一多个分支单元，其与数据输出焊盘共同电耦接，并且被配置成上拉数据输出焊盘。第一多个分支单元还可以被配置成响应于第一选择信号和第一码信号来将第一输出电压施加至数据输出焊盘，并且控制第一输出电压的电平。半导体装置的数据输出电路还可以包括第二多个分支单元，其与数据输出焊盘共同电耦接，并且被配置成下拉数据输出焊盘。第二多个分支单元还可以响应于第二选择信号和第二码信号来将第二输出电压施加至数据输出焊盘，并且控制第二输出电压的电平。在一个实施例中，半导体装置的数据输出电路可以包括上拉驱动器，其与数据输出焊盘共同电耦接。上拉驱动器可以被配置成当数据处于高电平时，响应于数据来将第一输出电压施加至数据输出焊盘，并且控制第一输出电压的电平。半导体装置的数据输出电路还可以包括下拉驱动器，其与数据输出焊盘共同电耦接。下拉驱动器可以被配置成当取反数据处于高电平时，响应于数据来将第二输出电压施加至数据输出焊盘，并且控制第二输出电压的电平。【附图说明】图1是根据本专利技术的一个实施例的半导体装置的数据输出电路的框图；图2是图1中所示的分支单元的电路图；图3是图1中所示的分支单元的电路图；图4是示出图1中所示的码发生器的内部配置的框图；图5是示出码信号的值依据操作环境变化的表；图6是示出图1中所示的第一控制区块的内部配置的框图；图7是示出图6中所示的第一控制区块的输出的表；图8是示出图1中所示的第二控制区块的内部配置的框图；图9是示出图8中所示的第二控制区块的输出的表；以及图10图示了利用根据本专利技术的一个实施例的存储器控制器电路的系统的框图。【具体实施方式】在下文中，将参照附图通过各种实施例来描述根据本专利技术的半导体装置的数据输出电路。在半导体装置中，需要半导体装置依照操作标准的要求至少支持输出电压(VOH)的两个电平。因此，在本文中描述了能够支持多输出电压电平的半导体装置的数据输出电路。参见图1，半导体装置的数据输出电路100可以包括:上拉驱动器101、下拉驱动器102、第一控制区块300、第二控制区块400以及码发生器500。上拉驱动器101可以包括多个分支单元TO。多个分支单元的输出端子与数据输出焊盘DQ共同电耦接。多个分支单元I3U是用于上拉数据输出焊盘DQ的分支单元。多个分支单元PU可以被配置成响应于数据DATA来将输出电压VOH施加至数据输出焊盘DQ。当数据DATA为诸如高电平的第一逻辑电平时，输出电压VOH可以是数据输出焊盘DQ的电压电平。多个分支单元可以被配置成当数据DATA为高电平时，通过根据选择信号SELTUP〈5: 0>和第一码信号PUCODE〈5: 0>改变其电阻值，来控制输出电压VOH的电平。多个分支单元I3U可以采用相同的方式来配置。下拉驱动器102可以被配置成包括多个分支单元H)。多个分支单元H)的输出端子与数据输出焊盘DQ共同电耦接。多个分支单元H)是用于下拉数据输出焊盘DQ的分支单元。多个分支单元H)可以被配置成响应于数据DATA来将输出电压VOL施加至数据输出焊盘DQ。当取反数据DATAB为高电平并且当数据DATA为诸如低电平的第二逻辑电平时，输出电压VOL可以为数据输出焊盘DQ的电压电平。取反数据DATAB可以是具有与数据DATA相反的相位的信号。多个分支单元H)可以被配置成当取反数据DATAB处于高电平时，通过响应于选择信号SELTDN〈5:0>和第二码信号roC0DE〈5:0>改变其电阻值，来控制输出电压VOL的电平。多个分支单元ro可以采用相同的方式或大体上类似的方式来配置。第一控制区块300可以被配置成响应于模式寄存器信号来产生选择信号SELTUP<5:0>o模式寄存器信号可以是第一模式寄存器信号MR3_0P〈0>和第二模式寄存器信号 MR22_0P〈2:0>。第二控制区块400可以被配置成根据第三模式寄存器信号MR3_OP〈5: 3>来产生选择信号 SELTDN〈5:0>。码发生器500可以被配置成基于外部电阻器RZQ的电阻值来产生第一码信号PUC0DE<5:0>和第二码信号roC0DE〈5:0>，以控制驱动器的多个相应分支单元的电阻值。码发生器500可以与在半导体装置外部的电阻器电耦接。更具体地，码发生器500可以通过外部电阻器耦接端子700与外部电阻器RZQ电耦接。参见图2，多个分支单元PU之中输入有选择信号SELTUP〈0>的分支单元PU可以包括预驱动单元(I3DRV) 210和主驱动单元220。预驱动单元210可以被配置成当数据DATA和选择信号SELTUP〈0>为高电平时，将第一码信号PUC0DE〈5:0>作为第一内部码信号UC0DEi〈5:0>提供至主驱动单元220。主驱动单元220可以被配置成将电源端子与在多个电阻器RO至R5之中与第一内部码信号UC0DEi〈5:0>相对应的电阻器电耦接。多个电阻器RO至R5可以与数据输出焊盘DQ共同电耦接。主驱动单元220可以包括多个晶体管TO至T5，其具有与电源端子电耦接的源极。主驱动单元220还可以包括栅极，其被输入有第一内部码信号UC0DEi〈5:0>。另外，主驱动单元220可以包括多个电阻器RO至R5，其具有与多个晶体管TO至T5的漏极电耦接的一个端部、和与数据输出焊盘DQ电耦接的另一个端部。参见图3，多个分支单元H)之中输入有选择信号SELTDN〈0>的分支单元H)可以包括预驱动单元G3DRVdl和主驱动单元221。预驱动单元211可以被配置成当取反数据DATAB和选择信号SELTDN〈0>处于高电平时，将第二码信号PDC0DE〈5:0>作为第二内部码信号DC0DEi〈5:0>提供至主驱动单元221。主驱动单元221可以被配置成将接地端子与多个电阻器RlO至R15之中与第二内部码本文档来自技高网...

【技术保护点】
一种半导体装置的数据输出电路，包括：上拉驱动器，其包括多个分支单元，所述多个分支单元被配置成响应于码信号在相应的电阻值上被控制，当所述多个分支单元中的一个或更多个响应于选择信号而被选择性地激活时在整体电阻值上被控制，以及被配置成将具有多个输出电压电平之中的根据所述整体电阻值的控制选中的输出电压电平的输出电压施加至数据输出焊盘；控制区块，其被配置成响应于模式寄存器信号来产生所述选择信号；以及码发生器，其被配置成根据外部电阻器来产生所述码信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑海康，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR