一种阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制作方法、显示装置，涉及显示技术领域，能够减少阵列基板的制备过程中所采用的构图工艺的次数。其中，所述阵列基板包括衬底基板以及层叠设置于衬底基板上的栅极、栅极绝缘层和有源层，还包括设置于有源层上的钝化层以及设置于钝化层上的同层设置的源极、漏极、第一电极和第二电极；钝化层上设置有第一过孔，第一过孔包括相对设置的两个倾斜侧面；第一电极至少部分覆盖第一过孔的一个侧面，第二电极至少部分覆盖第一过孔的另一个侧面，第二电极与公共电极引线电连接；钝化层上还设置有第二过孔，源极和漏极通过第二过孔与有源层连接，且第一电极与源极或漏极电连接。本发明专利技术提供的阵列基板可应用于显示装置中。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法、显示装置。
技术介绍
高级超维场开关(Advanced-SuperDimens1nal Switching，简称:ADS)显不技术通过同一平面内狭缝电极边缘产生的电场以及狭缝电极层与板状电极层之间产生的电场形成多维电场，使液晶盒内狭缝电极之间、狭缝电极上方所有取向液晶分子都能够产生旋转，从而可提高液晶工作效率。通常，采用ADS显示技术的显示装置包括阵列基板，如图1所示，该阵列基板包括衬底基板I’以及依次层叠设置在衬底基板I’上的栅极2’、栅极绝缘层3’、有源层4’、像素电极5’、源极6’和漏极7’、钝化层8’和公共电极9’。现有技术中，上述ADS阵列基板的制作方法普遍包括五次构图工艺，上述五次构图工艺具体为:第一次构图工艺形成栅极2’;第二次构图工艺形成有源层4’ ；第三次构图工艺形成像素电极5’ ；第四次构图工艺形成源极6’和漏极7’ ；第五次构图工艺形成公共电极9’，这样就完成了阵列基板的制作。然而，由于构图工艺的次数直接影响制作成本以及良品率，也即构图工艺次数越多，生产周期越长，制作成本越高，良品率越低，因此，在阵列基板的制作过程中，如何减少构图工艺次数是亟需解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种阵列基板及其制作方法、显示装置，用于减少阵列基板的制备过程中所采用的构图工艺的次数。为达到上述目的，本专利技术采用如下技术方案:一种阵列基板，包括衬底基板以及层叠设置于所述衬底基板上的栅极、栅极绝缘层和有源层，所述阵列基板还包括设置于所述有源层上的钝化层以及设置于所述钝化层上的同层设置的源极、漏极、第一电极和第二电极；所述钝化层上设置有第一过孔，所述第一过孔包括相对设置的两个倾斜侧面；所述第一电极至少部分覆盖所述第一过孔的一个侧面，所述第二电极至少部分覆盖所述第一过孔的另一个侧面，所述第二电极与公共电极引线电连接；所述钝化层上还设置有第二过孔，所述源极和所述漏极通过所述第二过孔与所述有源层连接，且所述第一电极与所述源极或所述漏极电连接。本专利技术提供的阵列基板具有如上结构，由于源极、漏极、第一电极和第二电极同层设置在钝化层上，因而可通过一次构图工艺形成，并且为使第一电极与源极或漏极电连接，仅需增加一次构图工艺以形成钝化层上的过孔，相比于现有技术中形成源极和漏极、像素电极和公共电极需要三次构图工艺，本专利技术中，形成源极和漏极、像素电极和公共电极仅需两次构图工艺，因而可减少一次构图工艺；并且由于构图工艺的次数越多，阵列基板的良品率越低，本专利技术中减少了构图工艺的次数，因而可提高制作阵列基板的良品率。此外，本专利技术还提供了一种显示装置，该显示装置包括如上所述的阵列基板。此外，本专利技术还提供了一种阵列基板的制作方法，包括:经过第一次构图工艺在衬底基板上形成包括栅极的图形；在形成有包括所述栅极的图形的所述衬底基板上形成栅极绝缘层；经过第二次构图工艺在形成有所述栅极绝缘层的所述衬底基板上形成包括有源层的图形；在形成有包括有源层的图形的所述衬底基板上形成钝化层，经过第三次构图工艺形成第一过孔和对应于所述有源层的第二过孔，所述第一过孔包括相对设置的两个倾斜侧面；经过第四次构图工艺在形成有所述钝化层的所述衬底基板上形成包括源极、漏极、第一电极和第二电极的图形，其中，所述第一电极至少部分覆盖所述第一过孔的一个侧面，所述第二电极至少部分覆盖所述第一过孔的另一个侧面，所述源极和所述漏极通过所述第二过孔与所述有源层连接，且所述第一电极与所述源极或所述漏极电连接，所述第二电极与公共电极引线电连接。因所述阵列基板的制作方法与上述阵列基板相对于现有技术所具有的优势相同，在此不再赘述。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中阵列基板的示意图；图2为本专利技术实施例提供的阵列基板的平面图；图3为图2中A-A’方向的剖面图；图4为本专利技术实施例提供的阵列基板的制作流程图。附图标记说明:I 一衬底基板；2—栅极；3—栅极绝缘层；4一有源层；5—钝化层； 51—第一过孔；52一第二过孔；6—源极；7—漏极；8—第一电极；9 一第二电极； 10—公共电极引线；11一数据线；12—栅线。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一本专利技术实施例提供了一种阵列基板，如图2和图3所示，该阵列基板包括衬底基板I以及层叠设置于衬底基板I上的栅极2、栅极绝缘层3和有源层4，该阵列基板还包括设置于有源层4上的钝化层5以及设置于钝化层5上的同层设置的源极6、漏极7、第一电极8和第二电极9 ;其中，钝化层5上设置有第一过孔51，第一过孔51包括相对设置的两个倾斜侧面；第一电极8至少部分覆盖第一过孔51的一个侧面，第二电极9至少部分覆盖第一过孔51的另一个侧面，第二电极9与公共电极引线10电连接；钝化层5上还设置有第二过孔52，源极6和漏极7通过第二过孔52与有源层4连接，且第一电极8与源极6或漏极7电连接。在阵列基板的制备过程中，由于源极6、漏极7、第一电极8和第二电极9同层设置在钝化层上，因而可通过一次构图工艺形成，并且为使第一电极8与源极6或漏极7电连接，仅需增加一次构图工艺以形成钝化层5上的过孔，因而相比现有技术中形成源极、漏极、第一电极和第二电极需要三次构图工艺，在本专利技术中，形成源极6、漏极7、第一电极8和第二电极9仅需两次构图工艺，因而可减少一次构图工艺；并且由于构图工艺的次数越多，阵列基板的良品率越低，本专利技术中减少了构图工艺的次数，因而可提高制作阵列基板的良品率。需要说明的是，第一，钝化层5的材质可为树脂材质或者为氮化硅材质，还可为其他常见材质。示例性地，树脂材质钝化层5的厚度为1.5-2微米，由于钝化层5越厚，如图3所示，相应的第一过孔51的深度也就越大，因而第一电极8和第二电极9的相对面积越大，使得第一电极8和第二电极9之间的水平电场的电场强度越强，因而优选地，树脂材质钝化层5的厚度约为2微米；氮化硅材质钝化层5的厚度为0.6-1微米，同理优选地，氮化硅材质钝化层5的厚度约为I微米。而由现有技术可知，通常第一电极8的厚度为0.3-0.4当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种阵列基板，包括衬底基板以及层叠设置于所述衬底基板上的栅极、栅极绝缘层和有源层，其特征在于，所述阵列基板还包括设置于所述有源层上的钝化层以及设置于所述钝化层上的同层设置的源极、漏极、第一电极和第二电极；所述钝化层上设置有第一过孔，所述第一过孔包括相对设置的两个倾斜侧面；所述第一电极至少部分覆盖所述第一过孔的一个侧面，所述第二电极至少部分覆盖所述第一过孔的另一个侧面，所述第二电极与公共电极引线电连接；所述钝化层上还设置有第二过孔，所述源极和所述漏极通过所述第二过孔与所述有源层连接，且所述第一电极与所述源极或所述漏极电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：张鹏举，杜晓健，徐斌，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11