后道工序互连层上的通孔预填充制造技术

本发明专利技术涉及一种使用减少空隙的预填充工艺形成的金属互连层及其相关联的方法。在一些实施例中，金属互连层具有设置在衬底上方的介电层。具有水平面以上的上部和水平面以下的下部的开口向下延伸穿过介电层。第一导电层填充开口的下部。上部势垒层设置在第一导电层上方以覆盖开口的上部的底面和侧壁表面。第二导电层设置在上部势垒层上方以填充开口的上部。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及导电互连层及其形成方法。
技术介绍
在集成电路(IC)的制造过程中，器件形成在晶圆上且通过多个导电互连层连接在一起。通过首先在介电层中形成间隙(如，沟槽和通孔)，然后用导电材料填充间隙来形成这些导电互连层。导电材料通常通过电化学镀工艺(ECP工艺)形成在间隙内。首先在介电层中的间隙内形成势垒层。然后在势垒层的上方形成晶种层。用导电材料连续填充间隙的剩余空间。然后实施平坦化以去除多余的导电材料。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种导电互连层，包括:介电层，设置在衬底上方；开口，向下延伸穿过所述介电层，所述开口包括水平面以上的上部和水平面以下的下部；第一导电层，填充所述开口的下部；上部势垒层，设置在所述第一导电层上方，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及第二导电层，设置在所述上部势垒层上方，所述第二导电层填充所述开口的上部。该导电互连层还包括下部势垒层，所述下部势垒层包括设置在所述开口的下部的侧壁上的第一部分和在所述介电层和所述上部势垒层之间设置在所述开口的上部的侧壁上的第二部分。在该导电互连层中，所述第一导电层邻接下方的导电互连层。在该导电互连层中，所述下部势垒层包括氮化钽(TaN)、氮化钛(TiN)、氮化锰(MnN)、碳化娃(SiC)、氮化娃(SiN)、碳氧化娃(S1C)或氮氧化娃(S1N)。该导电互连层还包括环绕所述第一导电层的顶部区、底部区和侧壁区的金属氧化物势垒层。在该导电互连层中，所述金属氧化物势垒层包括氧化锰。在该导电互连层中，所述金属氧化物势垒层包括锰(Mn)、镁(Mg)、铝(Al)、锆(Zr)、钥(Mo)、钛(Ti)、钽(Ta)或钨(W)的氧化物。在该导电互连层中，所述开口的最大纵向尺寸与最小横向尺寸的比率介于约4:1和约10:1之间。在该导电互连层中，所述上部势垒层包括氮化钽(TaN)、氮化钛(TiN)、氮化锰(MnN)、碳化娃(SiC)、氮化娃(SiN)、碳氧化娃(S1C)或氮氧化娃(S1N)。在该导电互连层中，所述第一导电层包括钴(Co)、钌(Ru)、铝(Al)、钥(Mo)、钨(W)、Coff 或钴钨磷(CoWP)。根据本专利技术的另一方面，提供了一种导电互连层，包括:一个或多个介电层，形成在衬底的上方；沟槽和下面的通孔，垂直延伸穿过所述介电层，其中，所述通孔的横向尺寸小于所述沟槽的横向尺寸；第一导电层，填充所述通孔的一部分；上部势垒层，设置在所述第一导电层上方，所述上部势垒层覆盖所述沟槽的底面和侧壁表面；以及第二导电层，设置在所述上部势垒层上方且填充所述沟槽。该导电互连层还包括晶种层，所述晶种层设置在所述上部势垒层和所述第二导电层之间。该导电互连层还包括下部势垒层，所述下部势垒层包括设置在所述通孔的部分的侧壁上的第一部分和在所述介电层和所述上部势垒层之间设置在所述沟槽的侧壁上的第二部分。在该导电互连层中，所述第一导电层邻接下方的导电互连层。根据本专利技术的又一方面，提供了一种填充用于互连件的间隙的方法，所述方法包括:去除介电层的所选择部分，以形成包括上部和下部的开口 ；用第一导电层填充所述开口的下部；在所述第一导电层上方施加上部势垒层，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及用第二导电层填充所述开口的上部的剩余空间。在该方法中，所述第一导电层由下列步骤形成:用包括第一金属元素和第二金属元素的合金层填充所述开口的下部；进行退火以在所述合金层和所述介电层的界面处形成金属氧化物势垒层，其中，所述金属氧化物势垒层包括从所述合金层迁移来的所述第二金属元素；在所述金属氧化物势垒层上方施加所述上部势垒层，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及用所述第二导电层填充所述开口的上部的剩余空间。在该方法中，所述合金层的所述第一金属元素是铜，且所述合金层的所述第二金属元素是锰(Mn)、镁(Mg)、铝(Al)、锆(Zr)、钥(Mo)、钛(Ti)、钽(Ta)或钨(W)。该方法在填充所述第一导电层之前，还包括:在所述开口上方施加第一势垒层；以及从所述开口的上部和下部的底面去除所述第一势垒层的选择部分，同时保留所述开口的上部和下部的侧壁上的剩余部分。在该方法中，通过自下而上的镀工艺或化学汽相沉积工艺填充所述开口的下部。在该方法中，通过双镶嵌工艺形成所述开口。【附图说明】当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，不用按比例绘制各种部件。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1A示出了根据一些实施例具有一个或多个导电互连层的衬底的截面图。图1B示出了根据一些其他实施例具有一个或多个导电互连层的衬底的截面图。图2示出了根据一些实施例填充用于互连件的间隙的方法的流程图。图3示出了根据一些附加实施例填充用于互连件的间隙的方法的流程图。图4A至图4E示出了根据一些附加实施例的导电互连层的截面图，其示出填充用于互连件的间隙的方法。图5示出了根据一些其他实施例填充用于互连件的间隙的方法的流程图。 图6A至图6E示出了根据一些其他实施例的导电互连层的截面图，其示出填充用于互连件的间隙的方法。【具体实施方式】以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。下面描述了组件和布置的特定实例以简化本专利技术。当然，这些仅是实例而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在多个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不表示所讨论的多个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在...之下”、“在...下面”、“下面的”、“在...之上”、以及“上面的”等的空间相对术语，以描述如图中所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除图中所示的方位之外，空间相对术语旨在包括使用或操作中的器件的不同方位。装置可以以其他方式进行定位(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地进行相应的解释。由于不断地按比例缩小半导体器件，也减小了后道工序(BEOL)金属互连件的部件尺寸。BEOL金属互连件的减小的部件尺寸导致间隙(诸如沟槽和通孔)的纵横比较大，在金属互连件的形成期间用导电层填充间隙。在双镶嵌金属化工艺中的通孔和沟槽的较大纵横比使得电化学镀(ECP)工艺难以进行填充，从而导致在通孔和沟槽中形成空隙、或其中未形成导电材料的区域。由于空隙不具有导电材料，所以它们会导致不良连接并损害可靠性。因此，本专利技术涉及一种使用通孔预填充工艺填充间隙以减少双镶嵌金属层内的空隙的方法及其相关联的装置。在一些实施例中，该方法包括去除介电层的所选择部分以形成包括上部(例如，沟槽)和下部(例如，通孔)的开口。实施预填充层的选择性沉积以填充开口的下部的一部分。然后在预填充层上方连续形成势垒层、晶种层和导电层。通过选择性沉积预填充层以填充开口的下本文档来自技高网...

【技术保护点】
一种导电互连层，包括：介电层，设置在衬底上方；开口，向下延伸穿过所述介电层，所述开口包括水平面以上的上部和水平面以下的下部；第一导电层，填充所述开口的下部；上部势垒层，设置在所述第一导电层上方，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及第二导电层，设置在所述上部势垒层上方，所述第二导电层填充所述开口的上部。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：彭兆贤，郭启良，李明翰，李香寰，眭晓林，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71