一种VDMOS器件及其制造方法技术

本发明专利技术提供一种VDMOS器件及其制造方法，该制造方法包括：在硅衬底的栅极沟槽内部形成栅氧化层并填充多晶硅；形成体区；向硅衬底依次注入第一离子和第二离子，经退火处理，在栅极沟槽两侧形成源极接触区，其中第一离子和第二离子的类型相同，并且第一离子的能量大于第二离子的能量，第一离子的剂量小于第二离子的剂量；形成介质层；在介质层上形成源极沟槽掩膜后，对硅衬底进行刻蚀，在源极接触区之间形成源极沟槽；去除源极沟槽掩膜，在硅衬底表面形成金属层。本发明专利技术提供的VDMOS器件的制造方法在不改变器件结构、不增加器件制造工艺难度以及制造成本的情况下即可降低VDMOS器件的接触电阻，从而提高器件性能。

【技术实现步骤摘要】

本专利技术属于半导体
，具体涉及一种VDM0S器件及其制造方法。
技术介绍
垂直双扩散金属-氧化物半导体场效应晶体管（VDM0S)包括平面型VDM0S和沟槽 型VDM0S。沟槽型VDM0S是一种用途非常广泛的功率器件，其漏源两极分别设置在器件两 侦电流在器件内部垂直流通，从而增加了电流密度，改善了额定电流，单位面积的导通电 阻较小。 常规的沟槽型VDM0S制造方法通常包括在娃衬底的外延层内部形成栅极沟槽，并 在栅极沟槽内部形成栅氧化层和多晶娃，然后进行离子注入，在所述外延层内部形成体区， 再注入不同类型的离子，在栅极沟槽两侧形成源区，最后形成介质层及金属层等。 目前，沟槽型VDM0S的发展方向是降低开关速度和开关损耗、减小芯片面积、降低 导通电阻、提高器件耐压等。作为沟槽型VDM0S制造工艺控制的关键参数之一，接触电阻的 大小将会直接影响器件的导通电阻、开关速度和开关损耗等性能指标。由于沟槽型VDM0S 的接触电阻由漏极接触电阻和源极接触电阻两部分组成，现在通常通过背面减薄、背面注 入、背面电极结构等方面工艺改进来减小漏极接触电阻，而源极接触电阻主要通过对器件 结构的设计，如外延结构和电极结构等优化设计来改进提高，然而该些方法存在增加工艺 难度和提高制造成本等问题。
技术实现思路
本专利技术提供一种VDM0S器件及其制造方法，该制造方法在不改变器件结构、不增 加器件制造工艺难度W及制造成本的情况下即可降低器件的接触电阻，提高器件性能；该 VDM0S器件的接触电阻小，器件性能良好。 本专利技术提供的一种VDM0S器件的制造方法，包括如下步骤： 在娃衬底的外延层内部形成栅极沟槽； 在所述栅极沟槽内部形成栅氧化层； 在形成有所述栅氧化层的栅极沟槽内部填充多晶娃； 向填充有所述多晶娃的娃衬底注入离子，在所述外延层内部形成体区； 在所述体区上形成源区注入掩膜； 向形成有所述源区注入掩膜的娃衬底依次注入第一离子和第二离子，经退火处 理，在所述栅极沟槽两侧形成源极接触区，其中所述第一离子和第二离子的类型相同，并且 所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的 剂量； 去除所述源区注入掩膜，并在形成有所述源极接触区的娃衬底上形成一层或多层 介质层； 在所述介质层上形成源极沟槽掩膜； 对形成有所述源极沟槽掩膜的娃衬底进行刻蚀，在所述源极接触区之间形成源极 沟槽； 去除所述源极沟槽掩膜，并在形成有所述源极沟槽的娃衬底表面形成金属层。 本专利技术采用特定的两次源极注入工艺形成源极接触区，特别是首次注入采用高能 量、低剂量的离子，第二次注入采用低能量、高剂量的离子，两次源极离子注入会减小阔值 电压，从而使沟道电阻减小，进而减小了导通电阻；此外，本专利技术通过在源极刻蚀沟槽，从而 使金属层与源极接触区之间的接触面积增大，减小了源极接触电阻。 在本专利技术中，可W采用常规方法在娃衬底的外延层内部形成栅极沟槽，例如可W 先在所述外延层上形成栅极沟槽掩膜（即具有栅极沟槽图形的掩膜层)，然后对所述娃衬底 进行刻蚀，从而形成栅极沟槽。 进一步地，所述栅极沟槽的深度为0. 1~lOum。 在本专利技术中，所述源区注入掩膜用于在娃衬底的外延层内部的特定位置（即栅极 沟槽两侧）形成源极接触区，其可W为具有源区注入图形的掩膜层，例如通过在娃衬底外延 层表面形成掩膜层后光刻/刻蚀出源区注入图形，源区注入图形位于源极接触区之间区域 上方位置的外部（即在源极接触区之间区域上方形成掩膜层）。 本专利技术所述的源区注入掩膜的材料可W为本领域常规的材料，例如光刻胶、多晶 娃、氮化娃和氧化娃中的一种或多种，例如光刻胶；所述的源极沟槽掩膜的材料可W为光刻 胶、多晶娃、氮化娃和氧化娃中的一种或多种。 本专利技术所述离子的类型为P型，例如测离子等，所述第一离子和所述第二离子的 类型为N型，例如磯离子、神离子等。在离子注入时，既可W采用单一离子进行，也可W采用 同一类型的混合离子进行。 进一步地，所述离子的能量为50~150KeV，剂量为1〇12~l〇i 4/cm2。 进一步地，所述第一离子的能量为150~400KeV，例如150~200KeV，所述第一离 子的剂量为10"~l〇i 4/cm2,所述第二离子的能量为30~lOOKeV，例如30~50KeV，所述第 二离子的剂量为10"~l〇i5/cm2。进一步地，所述退火处理的温度为700~120(TC，时间为10~400分钟。 本专利技术所述介质层为多晶娃层、氮化娃层和氧化娃层中的一种或多种。 在本专利技术中，所述源极沟槽掩膜用于在娃衬底的特定位置（即源极接触区之间）形 成源极沟槽，其可W为具有源极沟槽图形的掩膜层，源区源极沟槽图形位于源极接触区之 间区域的上方位置；利用所述源极沟槽掩膜形成的源极沟槽即位于源极接触区之间区域。 进一步地，所述源极沟槽的深度为0. 1~lOum，并且所述源极沟槽的底部高于所 述栅极沟槽的底部。 本专利技术还提供一种VDM0S器件，按照上述制造方法制成。 本专利技术还提供一种VDM0S器件，包括： 娃衬底，其表面设有外延层； 设置在所述外延层内部的栅极沟槽和体区，所述栅极沟槽表面设有栅氧化层，所 述栅氧化层上填充有多晶娃； 设置在所述栅极沟槽两侧的源极接触区，所述源极接触区通过依次注入第一离子 和第二离子所形成，所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于 所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量； 设置在所述源极接触区之间的源极沟槽； 设置在所述栅极沟槽、体区和源极接触区表面的一层或多层介质层； 设置在所述介质层和所述源极沟槽表面的金属层。 进一步地，所述栅极沟槽的深度为0. 1~lOum。 进一步地，所述体区的底部高于所述栅极沟槽的底部。 进一步地，所述第一离子的能量为150~400KeV，剂量为10。~l〇i 4/cm2,所述第 二离子的能量为30~lOOKeV，剂量为10"~1〇15/畑i2。 进一步地，所述源极沟槽的深度为0. 1~lOum，并且所述源极沟槽的底部高于所 述栅极沟槽的底部。 本专利技术所提供的VDM0S器件的制造方法，通过两次源极注入W及源极刻蚀沟槽， 在不改变器件结构、不增加器件制造工艺难度W及制造成本的情况下即可降低制得的 VDM0S器件的接触电阻；本专利技术所提供的VDM0S器件的源极接触区有利于减小阔值电压、沟 道电阻和导通电阻，并且源极沟槽有利于增大金属层与源极接触区之间的接触面积，进而 减小源极接触电阻，从而有利于提高器件的性能。【附图说明】 图1至图10为本专利技术一实施方式的VDM0S器件制造方法的制造流程示意图。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图和实施 例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术 一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有 做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 实施例 如图1至图10所示，本专利技术一实施方式的VDM0S器件的制造方法，包括如下步骤： 步骤1、在娃衬底的外延层内部形成栅极沟槽； 具体地，娃衬底可W是本领域常规的具有外延层1本文档来自技高网...

【技术保护点】
一种VDMOS器件的制造方法，包括如下步骤：在硅衬底的外延层内部形成栅极沟槽；在所述栅极沟槽内部形成栅氧化层；在形成有所述栅氧化层的栅极沟槽内部填充多晶硅；向填充有所述多晶硅的硅衬底注入离子，在所述外延层内部形成体区；在所述体区上形成源区注入掩膜；向形成有所述源区注入掩膜的硅衬底依次注入第一离子和第二离子，经退火处理，在所述栅极沟槽两侧形成源极接触区，其中所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量；去除所述源区注入掩膜，并在形成有所述源极接触区的硅衬底上形成一层或多层介质层；在所述介质层上形成源极沟槽掩膜；对形成有所述源极沟槽掩膜的硅衬底进行刻蚀，在所述源极接触区之间形成源极沟槽；去除所述源极沟槽掩膜，并在形成有所述源极沟槽的硅衬底表面形成金属层。

【技术特征摘要】

【专利技术属性】
技术研发人员：李理，马万里，赵圣哲，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11