半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，包括：具有表面且由SiC构成的半导体层；形成于所述半导体层的表层部的第一导电型的基体区域；隔着栅极绝缘膜而与所述基体区域对置的栅电极；形成于所述半导体层的表层部且形成所述半导体的所述表面的第二导电型的源极区域；形成于所述半导体层的所述表面上并与所述源极区域接触的源极配线；以覆盖所述栅电极的方式形成的绝缘膜；以及相对于所述基体区域而形成于所述半导体层的背面侧的第一导电型的漏极区域，所述源极配线具有多层构造，所述多层构造至少具有多晶硅层和金属层，且通过以使所述多晶硅层在所述半导体层的表面上与所述源极区域相接且不与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到。

【技术实现步骤摘要】
【专利说明】 本申请是申请号为200910262154. 7、申请日为2009年12月25日、专利技术名称为"半 导体装置"的申请的分案申请。
本专利技术设及使用了SiC的半导体装置。
技术介绍
近年来，作为实现高耐压、低通态电阻的下一代的功率设备材料，谈论使用 SiC(SiliconCarbide;碳化娃）。 此外，作为用于功率设备的微细化及降低通态电阻的构造，已知有沟槽栅极构造。 例如，在功率M0SFET中，采用沟槽栅极构造成为主流。 图15是现有的具有沟槽栅极型VDM0SFET的SiC半导体装置的示意剖视图。 半导体装置201具备形成半导体装置201的基体的N+型的SiC基板202。在 SiC基板202的Si面（娃面）之上层叠有由渗杂有比SiC基板202低浓度的N型杂质的 SiC(SiliconCarbide:碳化娃）构成的、N^型的外延层 203。外延层203的基层部成为原 样维持外延成长后的状态的、N-型的漏极区域204。此外，在外延层203的漏极区域204之 上，与漏极区域204相接地形成有P型的基体区域205。 在外延层203上，从其表面217 (Si面）向下挖本文档来自技高网...

【技术保护点】
一种半导体装置，其中，包括：具有表面且由SiC构成的半导体层；形成于所述半导体层的表层部的第一导电型的基体区域；隔着栅极绝缘膜而与所述基体区域对置的栅电极；形成于所述半导体层的表层部，且形成所述半导体的所述表面的第二导电型的源极区域；形成于所述半导体层的所述表面上，并与所述源极区域接触的源极配线；以覆盖所述栅电极的方式形成的绝缘膜；以及相对于所述基体区域而形成于所述半导体层的背面侧的第一导电型的漏极区域，所述源极配线具有多层构造，所述多层构造至少具有多晶硅层和金属层，且通过以使所述多晶硅层在所述半导体层的表面上与所述源极区域相接且不与所述漏极区域相接的方式依次层叠所述多晶硅层和所述金属层而得到...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：中野佑纪，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本;JP