本实用新型专利技术涉及一种表面栅型静电感应晶体管(SIT)。本实用新型专利技术的晶体管由：漏极、位于漏极之上的N+低阻单晶的衬底、位于N+低阻单晶的衬底之上的N-高阻外延层和位于N-高阻外延层内的相互并联的多个SIT单元并联而构成，其中的有源区采用短沟道设计。本实用新型专利技术的器件降低了栅体自身的压降，增加了栅控灵敏度，提高了器件跨导，同时栅源面积减小，降低栅源寄生电容，增大SIT工作频率。相对于现有技术，本实用新型专利技术的短沟道设计取得了彻底的革命性的改进。
【技术实现步骤摘要】
本技术设及一种小功率的常关型静电感应晶体管，特别是一种表面栅型静电 感应晶体管。
技术介绍
[000引 在专利U.S.化tentNo. 4326209中，Nishizawa等人提出，静电感应晶体管（SIT) 是一种能够在较高频率和大功率条件下工作的场效应半导体器件。在沟道内载流子从源极 越过一个由沟道静电感应的势垒注入到漏极，势垒高度可W随着施加于栅极的栅偏压和施 加于漏极的漏偏压的改变而改变。影响SIT性能的关键在于可控制载流子耗尽的高阻外延 层所形成的沟道。其具有的优点是电流-电压特性曲线在非常宽的漏电流的范围内接近 线性，包括低漏电流的区域与真空=极管特性类似。其线性度高、且不饱和的电流电压特 性，频率高，噪声低，热稳定性好等优点，在高保真设备中具有极大的应用价值。该类器件在 YAMANAKAEIJI技术专利JP.PatentNo. 59079574A中也有详细的描述。 表面栅结构的SITW其功率小、频率高的特性而在一些领域中得到重视。在上 世纪走八十年代有报道称已研制出工作频率为2.0GHz的器件，但由于其击穿电压一般 在10V左右，并且跨导低，泄漏电流大，限制了其应用范围。在之后的研究中，虽然通过 改变结构来弥补部分性能缺陷，但效果却微乎其微，在SandeepB址1等人技术专 利U.S. 12, 959, 736中有所提到。此外，还有通过改变半导体材料，如用神化嫁取代娃来 制备SIT，但其性能尤其是栅的调控作用没有大的改善，该在Zaidan等人技术专利 U.S. 4470059 中提到。 影响SIT的性能最重要的结构参数是栅条间距和沟道长度，而沟道长度直接影响 栅区对器件性能调控的灵敏度。过去的工艺实践中一致认为SIT器件良好的性能需要保 证有源区内沟道有足够的长度，并且采用扩散热退火推进的形式来完成，从而达到提高栅 阴极电流的均匀性，保证器件各单元的工作稳定性，并且减少反向漏电流，该在李思渊等人 技术的专利CN1168119C中提到。但是该技术采用的扩散高温退火推进形成的杂 质浓度为高斯分布，有源区长沟道的设计使得栅体浓度变化非常大，并且栅体本身就会形 成电势降落减弱外加栅压的调控，同时浓度大的降落使得有效沟道长度比实际表现的沟道 长度要小得多，并且长时间的高温推进使得栅体浓度降低，该会大大减弱栅控灵敏度。此 夕F，热扩散在娃中的推进速度十分缓慢，且各向扩散速度不同，易形成球形或楠圆等边缘为 曲线的扩散结，边界处耗尽层发生弯曲，导致电场线弯曲崎变，使表面电场集中或发散，从 而降低击穿电压。并且热退火推进导致有源区横向扩散严重，为防止栅源短路必须增大器 件栅间距，从而增大器件尺寸，降低晶圆利用率，增加制造成本。 目前国外有几款已实现商业化的长沟道SIT，如日本SONY公司生产的2SK79V FET，但其价格高昂并且在国内市场很难买到。此外，其性能上也有一些不足；栅源击穿电压 低炬Vgso= 10V),栅截止电流和漏截止电流大（Igso= 200nA，Idgo= 200nA)，电压放大 因子低0 = 30)，跨导低（gm= 30mS)，封装面积大巧.7mmX6. 0mm)等。
技术实现思路
本技术提供一种可克服现有技术不足，可提高器件的栅源击穿电压和电流密 度，W及具有高跨导特性的小功率的常关型静电感应晶体管（SIT)。 本技术的一种表面栅型静电感应晶体管，由；漏极、位于漏极之上的N+低阻单 晶的衬底、位于N+低阻单晶的衬底之上的r高阻外延层和位于r高阻外延层内的相互并联 的多个SIT单元并联而构成，其中每个SIT单元包括；位于栅区上的Si化层，各SiO2层间 的源区，和P+的栅区，至少有一个SIT单元的有源区上开设有引线孔并设置有与栅区电连 通的引线，本技术的有源区采用与现有技术完全相反的短沟道设计，沟道长度<5ym， 栅区渗杂浓度为5Xl〇i9cm-3~IX10 2°cm-3,源区渗杂浓度为为IXl〇2°cm-3~5X10 2°cm-3。[000引本技术的表面栅型静电感应晶体管，单元重复周期为8~9ym，栅条长 1. 5ym，源条长1. 5ym，栅源间距为2~3ym，外延层厚度为20~26ym。 本技术的表面栅型静电感应晶体管用离子注入形成有源区的渗杂。 本技术具有W下技术效果： 在有源区内采用短沟道设计，同时在相应的工艺支持下可使器件栅体杂质浓度高 且杂质分布更加均匀，降低了栅体自身的压降，增加了栅控灵敏度，提高了器件跨导，同时 栅源面积减小，降低栅源寄生电容，增大SIT工作频率。通过缩短了栅条间距，进一步减小 器件寄生电容，同时缩短单元周期，减小巧片面积，降低成本。本技术在零栅压下沟道 自然耗尽完全夹断，表现为常关型，非工作区较小，从而功率损耗得W降低。本技术的 短沟道设计与现有技术的常规的设计思路相比是彻底的革命性的改进。【附图说明】 附图给出了本技术的一个实施例的示意图，其中： 图1为本技术所制成的管巧的剖面示意图； 图2(a)至图2化）为在本技术的实施例中所制备的器件在各处理阶段的结构 剖面示意图，其中，图2(a)为一次氧化，图2(b)为第一次光刻佑巧，图2(c)为第二次光刻 佑)，图2 (d)为棚离子注入及第一次退火，图2 (e)为第=次光刻（S)，图2 (f)为神离子注 入及第二次退火，图2 (g)为LPCVD，图2化）为第四次光刻（GS通孔），图2 (i)为金属化，图 2 (j)为第五次光刻（反刻金），图2化）为淀积复合介质纯化层； 图3为本技术的实施例封装后外部结构示意图；[OOW图4(a)至图4k)为本技术的部分特性测试示意图，其中，图4(a)为本实用 新型的小电流输出特性，图4(b)为本技术当前第1页1 2 本文档来自技高网...
【技术保护点】
一种表面栅型静电感应晶体管，由：漏极、位于漏极之上的N+低阻单晶的衬底、位于N+低阻单晶的衬底之上的N‑高阻外延层和位于N‑高阻外延层内的相互并联的多个SIT单元并联而构成，其中每个SIT单元包括：位于栅区上的SiO2层，各SiO2层间的源区，和P+的栅区，至少有一个SIT单元的有源区上开设有引线孔并设置有与栅区电连通的引线，其特征在于有源区采用短沟道设计，沟道长度＜5μm。
【技术特征摘要】
【专利技术属性】
技术研发人员：杨建红，王娇，乔坚栗，闫兆文，谌文杰，杨盼，
申请(专利权)人：兰州大学，
类型：新型
国别省市：甘肃;62
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。