沟槽型功率器件及其形成方法技术

本发明专利技术提供一种沟槽型功率器件及其形成方法。该沟槽型功率器件包括：沟槽，形成在衬底中；第一氧化物层，在沟槽的底部以及侧壁的一部分上且与沟槽共形；第一栅电极层，在沟槽中以部分地填充沟槽；第二栅电极层，在第一栅电极层上以填充沟槽的剩余部分；电介质层，夹置在第一栅电极层与第二栅电极层之间且在沟槽的部分侧壁上；以及接触件，用于连接第一和第二多晶硅层。

【技术实现步骤摘要】
沟槽型功率器件及其形成方法
本专利技术涉及沟槽型功率器件，尤其涉及具有T型栅极的沟槽型功率器件，以及该沟槽型功率器件的形成方法。
技术介绍
沟槽型功率器件在半导体产业中广泛使用。但是为了提高晶体管的开关切换速度，使其具有更高的工作频率并减少因开关动作而导致的切换损失，需要尽可能在不大幅增加导通电阻的情况下，降低功率器件中的栅极的充放电容的电荷量（Qg）。对于沟槽型功率器件（例如，晶体管），期望在保持功率器件的导通电阻（Rdson）处于相对较低水平的同时，在不增加作为栅极绝缘层的沟槽侧壁氧化物层的厚度的情况下，增加沟槽底部氧化物层的厚度，由此实现减少栅极充放电容，达到减少充放电容电荷量的目的。但是传统的沟槽型功率器件仅在沟槽的底部具有第一氧化物层、在沟槽的侧壁上的作为沟道的第二氧化物层、以及在第二氧化物层上的用于填充沟槽的剩余部分的栅极层，其不能达到在减少充放电容电荷量的同时保持功率器件的Rdson处于相对较低水平的目的。因此，需要一种沟槽型功率器件，其能够在保持功率器件的Rdson处于相对较低水平的同时实现减少充放电容电荷量。
技术实现思路
本专利技术构思的方面提供一种沟槽型功率器件，该沟槽型功率器件可以具有改善的充放电容和导通电阻二者。本专利技术构思的方面还提供一种制造沟槽型功率器件的方法，该沟槽型功率器件具有改善的充放电容和导通电阻二者。然而，本专利技术构思的方面不限于在此阐述的。对于本专利技术构思所属领域的普通技术人员而言，通过参考以下给出的本专利技术构思的详细描述，本专利技术构思的以上和其它方面将变得更明显。根据本专利技术的一方面，提供一种沟槽型功率器件，该沟槽型功率器件包括：沟槽，形成在衬底中；第一氧化物层，在沟槽的底部以及侧壁的一部分上且与沟槽共形；第一栅电极层，在沟槽中以部分地填充沟槽；第二栅电极层，在第一栅电极层上以填充沟槽的剩余部分；电介质层，夹置在第一栅电极层与第二栅电极层之间且在沟槽的部分侧壁上；以及接触件，用于连接第一和第二多晶硅层。在一示例中，第一栅电极层可以高于第一氧化物层的顶表面。在一示例中，电介质层可以与第一氧化物层的顶表面和沟槽的侧壁共形地形成，且还可以形成在衬底的顶表面上。在一示例中，第一氧化物层可以具有在从0.1μm到0.7μm范围内的厚度。在一示例中，电介质层可以具有在从0.01μm至0.07μm范围内的厚度。在一示例中，第一栅电极层和第二栅电极层的总高度可以在从2.0μm到3.0μm范围内。在一示例中，第二多晶硅层的高度可以在从1μm到2.0μm范围内。在一示例中，沟槽可以是孔形或凹槽形。在一示例中，接触件可以是柱形。在一示例中，第一氧化物层可以在第一掺杂区域中。在一示例中，电介质层可以在第二掺杂区域中，其中该第二掺杂区域与第一掺杂区域的掺杂类型不同。本专利技术的另一方面提供一种形成沟槽型功率器件的方法，该方法包括在衬底中形成沟槽；在沟槽的底部和侧壁上且与沟槽共形地形成第一氧化物层；在沟槽的剩余部分中沉积导电材料，并蚀刻该导电材料从而形成部分地填充沟槽的第一栅电极层；蚀刻暴露的第一氧化物层；通过氧化暴露的侧壁而形成电介质层；沉积第二栅电极层；通过接触件连接第一和第二多晶硅层。在一示例中，在蚀刻暴露的第一氧化物层时，第一氧化物层可以被蚀刻为低于第一栅电极层的顶表面。在一示例中，在形成电介质层时，电介质层还可以共形地形成在第一氧化物层和第一栅电极层的暴露表面上以及衬底的顶表面上。在一示例中，第一氧化物层可以具有在从0.1μm到0.7μm范围内的厚度。在一示例中，电介质层可以具有在从0.01μm至0.07μm范围内的厚度。在一示例中，第一栅电极层和第二栅电极层的总高度可以在从2.0μm到3.0μm范围内。在一示例中，第二栅电极层的高度可以在从1μm到2.0μm范围内。在一示例中，沟槽可以是孔形或凹槽形在一示例中，接触件可以是柱形。附图说明通过结合附图对本专利技术的优选实施方式进行详细描述，本专利技术的上述和其它目的、特性、优点将变得更加清楚，附图中：图1至图10是示出形成沟槽型功率器件的制造方法的示范性实施例的截面图；图11是多个根据本专利技术实施例的沟槽型功率晶体管的示意性平面图。具体实施方式现将参考其中显示本专利技术的实施例的附图在其后更加全面地描述本专利技术。然而，本专利技术可以以许多不同的形式实现且不应解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开充分和完整，且向那些本领域的技术人员全面地传达本专利技术的范围。通篇相似的附图标记指示相似的元件。在附图中，为了清晰夸大了层和区域的尺寸和相对尺寸。图10为根据本专利技术的一实施例的沟槽型功率器件的截面图。图11是多个根据本专利技术实施例的沟槽型功率晶体管的示意性平面图，其中图1-图10为沿图11中线I-I截取的截面图。在图11中，接触件170被示为狭槽形接触件。参考图10和图11，根据本专利技术的一实施例的沟槽型功率器件包括衬底110、第一沟槽120、第一氧化物层130、第一栅电极层140、电介质层150、第二栅电极层160、接触件170、以及源极/漏极区180。衬底110可以是，硅衬底、砷化镓衬底、硅锗衬底、陶瓷衬底、石英衬底、用于显示器的玻璃衬底或者绝缘体上硅（SOI）衬底。下文将硅衬底作为衬底110的一示例进行描述。衬底110可以具有，但是不限于，第一导电类型（例如，N型）。第一沟槽120形成在衬底110中。第一沟槽120可以具有不同的形状。例如，第一沟槽120的底表面和侧壁之间的连接部分可以是圆化的，如图中所示。此外，操作可以是孔形或凹槽形。第一氧化物层130可以沿着第一沟槽120的侧壁和底表面形成。第一氧化物层130可以包括硅氧化物层、硅氮化物层、硅氮氧化物层和高k材料中的至少一种。高k材料可以包括HfO2、ZrO2和Ta2O5中的至少一种。其中第一氧化物层130没有形成在衬底110的顶表面上。第一氧化物层130可以用作沟槽型晶体管的栅极绝缘层，并且可以具有在从约0.1μm至0.7μm范围内的厚度。第一栅电极层140可以形成在第一沟槽120中，以填充第一沟槽120。第一栅电极层140的顶表面可以略高于第一氧化物层130的顶表面但是低于所述衬底110的顶表面。第一栅电极层140可以由，但是不限于，诸如金属或多晶硅的导电材料制成。电介质层150可以形成在第一栅电极层140上，并沿着第一氧化物层120、第一栅电极层140和沟槽120的暴露表面共形地形成，并且电介质层150还可以形成在衬底110的顶表面上。电介质层150可以由与第一氧化物层120相同或不同的材料形成。例如，电介质层150可以由SiO2、SiON、SiN或者高k材料诸如HfO2、ZrO2等形成。电介质层150可以用作沟槽型晶体管的沟道层，并且可以具有在从约0.01μm至0.07μm范围内的厚度。第二栅电极层160可以形成电介质层150上以填满第一沟槽120的剩余部分。此外，第二栅电极层160没有形成在衬底110的顶表面上。第二栅电极层160可以由与第一栅电极层140相同的材料形成。例如，第一栅电极层140和第二栅电极层160可以均由多晶硅形成。该第二栅电极层160可以具有在从1μm到2.0μm范围内的高度。源极/漏极区180可以形成在第一沟槽120两侧的衬底110中。例如，源极/漏极区180可以掺杂本文档来自技高网...

【技术保护点】
一种沟槽型功率器件，包括：沟槽，形成在衬底中；第一氧化物层，在所述沟槽的底部以及侧壁的一部分上且与所述沟槽共形；第一栅电极层，在所述沟槽中以部分地填充所述沟槽；第二栅电极层，在所述第一栅电极层上；电介质层，夹置在所述第一栅电极层与所述第二栅电极层之间且在所述沟槽的部分侧壁上；以及接触件，用于连接所述第一和第二多晶硅层。

【技术特征摘要】
1.一种沟槽型功率器件，包括：沟槽，形成在衬底中；第一氧化物层，在所述沟槽的底部以及侧壁的一部分上且与所述沟槽共形；第一栅电极层，在所述沟槽中以部分地填充所述沟槽；第二栅电极层，在所述第一栅电极层上；电介质层，夹置在所述第一栅电极层与所述第二栅电极层之间且在所述沟槽的部分侧壁上；以及接触件，用于连接所述第一和第二栅电极层；所述第一栅电极层高于所述第一氧化物层的顶表面；其中所述电介质层具有在从0.01μm至0.07μm范围内的厚度。2.根据权利要求1所述的沟槽型功率器件，其中所述电介质层与所述第一氧化物层的顶表面和沟槽的侧壁共形地形成，且还形成在所述衬底的顶表面上。3.根据权利要求1所述的沟槽型功率器件，其中所述第一氧化物层具有在从0.1μm到0.7μm范围内的厚度。4.根据权利要求1所述的沟槽型功率器件，其中所述第一栅电极层和所述第二栅电极层的总高度在从2.0μm到3.0μm范围内。5.根据权利要求1所述的沟槽型功率器件，其中所述第二栅电极层的高度在从1μm到2.0μm范围内。6.根据权利要求1所述的沟槽型功率器件，其中所述沟槽是孔形或凹槽形。7.根据权利要求1所述的沟槽型功率器件，其中所述接触件是柱形。8.根据权利要求1所述的沟槽型功率器件，其中所述第一氧化物层在第一掺杂区域中。9.根据权利要求8所述的沟槽型功率器件，其中所述电介质...

【专利技术属性】
技术研发人员：瞿学峰，石亮，
申请(专利权)人：和舰科技苏州有限公司，
类型：发明
国别省市：江苏;32