使用外延横向过生长来形成沟槽的方法和深垂直沟槽结构技术

本发明专利技术涉及使用外延横向过生长来形成沟槽的方法和深垂直沟槽结构。在一方面中，在半导体材料中形成沟槽的方法包含在半导体衬底上形成第一电介质层。第一电介质层包含第一开口。外延层通过外延横向过生长工艺生长在半导体衬底上。第一开口被外延层填充并且外延层生长到第一电介质层的相邻部分上，从而第一电介质层的部分不被外延层覆盖并且在不被外延层覆盖的第一电介质层的部分之上在外延层的相对侧壁之间形成间隙。间隙限定在外延层中的延伸到第一电介质层的第一沟槽。

【技术实现步骤摘要】

本专利技术大体上涉及在半导体材料中形成沟槽结构的方法和对应的沟槽结构，并且更具体而言涉及使用外延横向过生长工艺以形成深垂直沟槽。
技术介绍
半导体工业正不断地寻求方式以减少诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件的尺度。现代半导体加工技术典型地由器件的最小特征尺寸(例如沟道宽度)限定。更小的特征尺寸提供更快的开关速度并且允许更多的半导体器件在更小的面积中被制作，因而减少了生产成本。减少器件尺度的需要对应地导致在半导体中制造更小型沟槽的需要。许多半导体器件采用沟槽设计。比如，晶体管的栅极电极可以在半导体材料的表面下在沟槽中被提供。该沟槽设计的益处可以包含增加的电流承载容量和增加的反向电压阻断能力，其可以在高功率应用中是特别有利的。额外地，沟槽通常被用来提供到器件区的电接触，诸如源极或基体接触。窄且高长宽比沟槽能够实现更小的、更高性能器件的制造并且能够实现加工技术的进一步扩展。前沿技术可能要求与几十纳米一样窄的沟槽宽度。这些尺度可能超过现代光学光刻技术的分辨率，或可以仅可能处于减少的成品率。如果器件设计要求两个不同尺度的靠近彼此被间隔的沟槽(例如栅极沟槽紧邻源极接触沟槽被布置)，则出现额外的挑战。传统的光刻仅能够通过对每个沟槽的分开的遮掩(masking)和刻蚀步骤来实现这些不同尺度的沟槽，这增加了成本并且减少了成品率。
技术实现思路
依据一个实施例，提供在半导体材料中形成沟槽的方法。方法包含在半导体衬底上形成第一电介质层。第一电介质层包含第一开口。外延层通过外延横向过生长工艺而生长在半导体衬底上。第一开口被外延层填充并且外延层生长到第一电介质层的相邻部分上，从而第一电介质层的部分不被外延层覆盖并且在不被外延层覆盖的第一电介质层的部分之上在外延层的相对侧壁之间形成间隙。间隙限定在外延层中的延伸到第一电介质层的第一沟槽。依据另一个实施例，提供半导体器件。半导体器件包含具有第一表面的半导体衬底。第一电介质层被布置在第一表面上并且包含第一开口。外延层填充第一开口并且延伸到第一电介质层的相邻部分上，从而第一电介质层的部分不被外延层覆盖并且在外延层的相对侧壁之间的间隙在不被外延层覆盖的第一电介质层的部分之上。间隙限定在外延层中的延伸到电介质层的第一沟槽。依据另一个实施例，半导体器件包含具有第一表面的半导体衬底。深垂直沟槽在半导体衬底中形成并且包含侧壁，所述侧壁从第一表面延伸到与第一表面间隔开的底侧。沟槽具有通过从第一表面到底侧的距离来测量的深度和通过在沟槽侧壁之间的最小分离距离来测量的宽度。沟槽的宽度小于或等于100纳米。通过长度对宽度的比率来确定的沟槽的长宽比至少是10:1。本领域技术人员在阅读下面详细的描述时以及在查看附图时将意识到额外的特征和优点。【附图说明】附图的元件不必相对于彼此成比例。相同参考数字指示对应的相似部分。各种图解的实施例的特征能够被组合，除非它们彼此排斥。实施例在附图中被描绘并且在跟随的描述中被详述。包含图1A-1B的图1依据实施例描绘在半导体衬底上通过氧化衬底来形成第一电介质层。包含图2A-2B的图2依据实施例描绘在第一电介质层中通过遮掩和刻蚀来形成第一开口。包含图3A-3B的图3依据实施例描绘通过再氧化和刻蚀半导体表面来为随后的外延层生长改进在第一开口中的半导体衬底的表面的序列。图4依据实施例描绘在通过外延横向过生长工艺来生长外延层以形成具有限定沟槽的相对侧壁的间隙之后图3的布置。包含图5A-5B的图5依据实施例描绘在沟槽中形成第二电介质层并且在沟槽中形成与相邻半导体材料绝缘的导电电极。包含图6A-6B的图6依据实施例描绘在导电电极之上以及在相邻沟槽的外延层的外表面中的顶点之上形成第三电介质层并且减薄第三电介质层以暴露外延层的顶点和周围的部分。图7依据实施例描绘刻蚀暴露的外延层的部分以形成第二沟槽。图8依据实施例描绘在第二沟槽中形成导电电极。图9依据实施例描绘在第一电介质层中形成与在外延层中的间隙对准的第二开口之后图4的布置。图10依据实施例描绘从图9的布置去除外延层的一部分。图11依据实施例描绘在半导体衬底中通过刻蚀工艺形成第三和第四沟槽，其中第三和第四沟槽与在第一电介质层中的第一和第二开口对准。【具体实施方式】在本文中描述的实施例提供在半导体材料中的深垂直沟槽结构以及使用外延横向过生长形成深垂直沟槽的方法。依据方法，沟槽在半导体材料中通过外延横向过生长来制作。电介质层在半导体衬底上形成并且开口在电介质层中形成。外延层生长在半导体衬底上从而开口被外延层填充。因为外延层从开口当中生长远离衬底，它也生长在相邻于开口的电介质层的部分之上。然而，工艺参数被控制从而外延层不完全地延伸在电介质层的这些部分之上。换句话说，电介质层的部分被用来约束外延层的生长从而具有相对侧壁的间隙保留在外延层中。该间隙限定在外延层中的沟槽。该沟槽可以被用来形成器件沟槽，诸如栅极电极沟槽和源极接触沟槽。依据一个实施例，在外延层中形成的沟槽被填充带有导电电极以在外延层中形成有源器件。替选地，在外延层中的沟槽可以被用来限定在电介质层中的开口，其进而被用来限定在半导体衬底中的沟槽。产生的沟槽可以被用来在半导体衬底中形成有源器件。两个实施例都允许两个可变厚度和深度的自对准沟槽的形成。这两个自对准沟槽可以比如被用作栅极沟槽和接触沟槽。目前公开的方法提供若干优于传统光刻技术的优点。同样地，从目前公开的方法制作的沟槽提供若干优于从传统光刻技术形成的沟槽的优点。比如，减少的沟槽宽度、更高的长宽比、减少的制造成本和更平滑的沟槽侧壁表面是可获得的。参考图1，提供半导体衬底100并且在半导体衬底100上形成第一电介质层102。在图1A中描绘的半导体衬底100能够由任何适合于制造半导体器件以及生长外延层的材料制成。这样的材料的示例包含而没有被限制到:元素半导体材料，诸如娃(si )或锗(Ge );IV族化合物半导体材料，诸如碳化娃(SiC)或娃锗(SiGe);二元、三元或四元II1-V半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP);以及二元或三元I1-VI半导体材料，诸如碲化镉(CdTe)和碲镉汞(HgCdTe)(举几个例子)。依据实施例，半导体衬底100从单晶硅(Si)材料制成。如在图1B中示出，第一电介质层102在半导体衬底100上形成。第一电介质层102可以依据通常使用的实践来形成。比如，第一电介质层102可以通过氧化工艺来形成，在氧化工艺中硅半导体衬底100可以被放置在具有氧气气氛的炉中并且被加热到足够在衬底100上形成一层二氧化娃(S12)的温度。在第一电介质层102和半导体衬底100之间的界面限定半导体衬底100的第一表面104。参考图2，光刻掩膜106被提供在第一电介质层102之上并且第一开口 108在电介质层102中形成。第一开口 108可以通过遮掩和刻蚀的序列来形成。如在图2A中示出，光刻掩膜106被图案化以暴露第一电介质层102的部分，所述第一电介质层102的部分对应于第一开口 108的本文档来自技高网...

【技术保护点】
一种在半导体材料中形成沟槽的方法，所述方法包括：在半导体衬底上形成第一电介质层，所述第一电介质层包括第一开口；并且在半导体衬底上通过外延横向过生长工艺来生长外延层，其中第一开口被外延层填充并且外延层生长到第一电介质层的相邻部分上，从而第一电介质层的部分不被外延层覆盖并且在不被外延层覆盖的第一电介质层的部分之上在外延层的相对侧壁之间形成间隙，所述间隙限定在外延层中的延伸到第一电介质层的第一沟槽。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：J鲍姆加特尔，G埃伦特劳特，C格鲁贝尔，A哈格霍费尔，RK约希，M屈恩勒，M佩尔茨尔，J施泰因布伦纳，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT