本发明专利技术提供了一种双扩散金属氧化物晶体管制作方法和一种双扩散金属氧化物晶体管器件，其中，双扩散金属氧化物晶体管制作方法包括：在N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，在多晶硅层上形成多晶硅窗口；通过多晶硅窗口向N型硅半导体外延层注入掺杂元素，形成P型体区；通过多晶硅窗口向P型体区注入N型掺杂元素，形成源极区域；向多晶硅窗口第一次注入P型掺杂元素，在多个源极区域之间形成P型阱区；在形成有P型阱区的衬底上淀积介质层；打开多晶硅窗口区域中的源极接触孔，去除接触孔内的部分氧化硅；向接触孔第二次注入P型掺杂元素，以增加P型阱区的结深。本发明专利技术优化了元胞结构，降低了晶体管基区电阻，获得更好的抗雪崩冲击能力。
【技术实现步骤摘要】
本专利技术涉及半导体器件及其工艺制造领域，具体而言，涉及一种双扩散金属氧化物晶体管制作方法和一种双扩散金属氧化物晶体管器件。
技术介绍
随着电源适配器、逆变器、HID照明灯、LED驱动等电路的大量使用，半导体晶体管也被越来越多的使用，在 DMOS (Double-diffused Metal Oxide Semiconductor,双扩散金属氧化物半导体晶体管)制造领域，随着市场竞争的日趋激烈，不断提高器件的可靠性变得越来越重要，而EAS (Energy Avalanche Stress,单脉冲雪崩击穿能量)能力是衡量DMOS器件牢固性的一项重要指标，它是表征器件抗雪崩冲击能力的参数，EAS能力越强表示可靠性越好。现有技术中，传统DMOS的P+(重掺杂P型阱区)元胞结构如图1所示，P+的注入工艺为Spacer (侧墙)阻挡注入，其内部寄生晶体管的原理图如图2所示。以NPN型DMOS管为例，寄生晶体管的工作原理为=DMOS管内部的寄生晶体管为NPN结构，其中源极区(N+)、P体区(P-Body)和漏极区(N-EPI)分别对应寄生管的发射区、基区和集电区。图2中示出的Rb为基区的等效电阻，虽然在设计上已经将寄生管的发射区与基区短接，但如果雪崩电流足够大，一旦Rb上降落的压降超过0.7V，此时寄生管的Vbe结仍然会正向导通，使寄生管开启，DMOS管将失去控制，过大的持续电流将导致器件内部的结温迅速升高，严重时甚至直接烧毁器件，发生EAS失效。寄生晶体管的开启是有害的，根据其工作原理，在电流一定时，基区等效电阻Rb上降落的压降与Rb的大小成正比，工艺上可以通过减小Rb的方法来抑制它的过早开启。根据图2所示，Rb受到P-Bdoy与P+的综合影响，通常P+的掺杂浓度远高于P-BdoyJfW Rb的阻值大小主要取决于P+的掺杂浓度与结深。因此如何提升P+的掺杂浓度和结深从而提高DMOS管的EAS能力成为目前亟待解决的技术问题。
技术实现思路
本专利技术正是基于上述技术问题至少之一，提出了一种双扩散金属氧化物晶体管制作方法，优化了元胞结构，降低了晶体管基区电阻，获得更好的抗雪崩冲击能力。有鉴于此，根据本专利技术的一个方面，提供了一种双扩散金属氧化物晶体管制作方法，包括:在N型硅半导体衬底上形成N型硅半导体外延层之后，在N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，通过光刻及刻蚀在多晶硅层上形成多晶硅窗口 ；通过多晶娃窗口向N型娃半导体外延层注入掺杂兀素,形成P型体区；通过多晶娃窗口向P型体区注入N型掺杂元素，形成源极区域；向多晶硅窗口第一次注入P型掺杂元素，在多个源极区域之间形成P型阱区；在形成有P型阱区的衬底上淀积介质层；打开所述多晶硅窗口区域中的源极接触孔，去除源极接触孔内的部分氧化硅，以在P型阱区中形成沟槽；向源极接触孔第二次注入P型掺杂元素，以增加P型阱区的结深。通过在传统DMOS制作工艺的基础上，调整P+注入工艺，进行两次P+注入:第一次采用传统的Spacer阻挡注入；第二次在源极接触孔打开之后，引入刻娃(Contact trench)步骤，去除源极接触孔内的部分氧化硅，以在第一次注入形成的P型阱区中形成沟槽，沟槽蚀刻的深度大于N+区域在纵向方向上扩散的深度(通过N+的侧壁和P+形成短接)，然后再进行第二次P+注入。通过前后两次P+注入，与传统的DMOS结构相比，元胞区的SRCContact (源极接触孔)下方多出一块深的P+区域，与第一次的P+区域形成叠加结构，因此降低了 DMOS管体内寄生双晶体管的基区等效电阻Rb，从而在不影响其他电参数的情况下获得更好的EAS能力，且其制作工艺可与现有的生产流水线进行融合，减少了设备增加成本，易于实现。根据本专利技术的另一方面，还提供了一种双扩散金属氧化物晶体管器件，所述双扩散金属氧化物晶体管器件采用如上述任一技术方案中所述的双扩散金属氧化物晶体管制作方法制作而成。【附图说明】图1示出了相关技术中传统DMOS管的P+元胞的结构示意图；图2不出了相关技术中传统NPN型DMOS管内部的寄生晶体管的原理图；图3示出了根据本专利技术的实施例的双扩散金属氧化物晶体管制作方法的流程图；图4示出了根据本专利技术的实施例的N型半导体外延层上生长初栅氧化层之后的晶体管剖面结构示意图；图5示出了根据本专利技术的实施例的剥掉初始氧化层的晶体管剖面结构示意图；图6示出了根据本专利技术的实施例的生长栅氧化层和淀积多晶硅后的晶体管剖面结构示意图；图7示出了根据本专利技术的实施例的多晶硅层光刻、刻蚀后的晶体管剖面结构示意图；图8示出了根据本专利技术的实施例的注入P体区后的晶体管剖面结构示意图；图9示出了根据本专利技术的实施例的注入N+源极区后的晶体管剖面结构示意图；图10示出了根据本专利技术的实施例的淀积侧墙(Spacer)第一次注入P+后的晶体管剖面结构示意图；图11示出了根据本专利技术的实施例的淀积介质层(ILD)后的晶体管剖面结构示意图；图12示出了根据本专利技术的实施例的打开源极接触孔(Contact)后的晶体管剖面结构示意图；图13示出了根据本专利技术的实施例的第二次注入P+后的晶体管剖面结构示意图；图14示出了根据本专利技术的实施例的正面金属淀积及金属回刻后的晶体管剖面结构示意图；图15示出了根据本专利技术的实施例的背面减薄及背面金属淀积后的晶体管剖面结构示意图；图16示出了根据本专利技术的实施例的双扩散金属氧化物晶体管制作方法制作而成的晶体管剖面结构示意图。【具体实施方式】为了能够更清楚地理解本专利技术的上述目的、特征和优点，下面结合附图和【具体实施方式】对本专利技术进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是，本专利技术还可以采用其他不同于在此描述的其他方式来实施，因此，本专利技术并不限于下面公开的具体实施例的限制。图3示出了根据本专利技术的实施例的双扩散金属氧化物晶体管制作方法的流程图。如图3所示，根据本专利技术的实施例的双扩散金属氧化物晶体管制作方法，可以包括以下步骤:步骤302:在N型硅半导体衬底上形成N型硅半导体外延层之后，在所述N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，通过光刻及刻蚀在所述多晶硅层上形成多晶硅窗口；步骤304:通过所述多晶硅窗口向所述N型硅半导体外延层注入掺杂元素，形成P型体区；步骤306:通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域；步骤308:向所述多晶硅窗口第一次注入P型掺杂元素，在多个所述源极区域之间形成P型阱区；步骤310:在形成有所述P型阱区的衬底上淀积介质层；步骤312:打开所述多晶硅窗口中的源极接触孔，去除所述源极接触孔内的部分氧化硅，以在所述P型阱区中形成沟槽；步骤314:向所述源极接触孔第二次注入P型掺杂元素，以增加所述P型阱区的结深。通过在传统DMOS制作工艺的基础上，调整P+注入工艺，进行两次P+注入:第一次采用传统的Spacer阻挡注入；第二次在源极接触孔打开之后，引入刻娃(Contact trench)步骤，去除源极接触孔内的部分氧化硅，以在第一次注入形成的P型阱区中形成沟槽，沟槽蚀刻的深度大于N+区域在纵向方向上扩散的深度(通过N+的侧壁和P+形本文档来自技高网...
【技术保护点】
一种双扩散金属氧化物晶体管制作方法，其特征在于，包括：在N型硅半导体衬底上形成N型硅半导体外延层之后，在所述N型硅半导体外延层的表面依次生长栅氧化层和淀积多晶硅层，通过光刻及刻蚀在所述多晶硅层上形成多晶硅窗口；通过所述多晶硅窗口向所述N型硅半导体外延层注入掺杂元素，形成P型体区；通过所述多晶硅窗口向所述P型体区注入N型掺杂元素，形成源极区域；向所述多晶硅窗口第一次注入P型掺杂元素，在多个所述源极区域之间形成P型阱区；在形成有所述P型阱区的衬底上淀积介质层；打开所述多晶硅窗口区域中的源极接触孔，去除所述源极接触孔内的部分氧化硅，以在所述P型阱区中形成沟槽；向所述源极接触孔第二次注入P型掺杂元素，以增加所述P型阱区的结深。
【技术特征摘要】
【专利技术属性】
技术研发人员：何昌，蔡远飞，姜春亮，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。