阵列基板及其制造方法和显示装置制造方法及图纸

本发明专利技术提供一种阵列基板，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，所述第一透明电极的一端形成在所述有源层上方，所述薄膜晶体管的漏极设置在所述第一透明电极上，以与所述第一透明电极电连接。本发明专利技术还提供一种阵列基板的制造方法和一种显示装置。由于第一透明电极设置在漏极的下方，因此，第一透明电极上形成的台阶厚度变小，从而在形成第一透明电极的过程中不会发生断路现象。

【技术实现步骤摘要】

本专利技术涉及显示装置的制造领域，具体地，涉及一种阵列基板、该阵列基板的制造 方法和一种包括所述阵列基板的显示装置。
技术介绍
图1中所示的是一种阵列基板的一部分的剖视示意图，如图中所示，所述阵列基 板包括薄膜晶体管、第一透明电极200和第二透明电极300,第一透明电极200为像素电极， 搭接在薄膜晶体管的漏极520上。为了保持透明度，第一透明电极200通常应具有较小的 厚度（一般300~800 A )。由于薄膜晶体管的漏极520的厚度较大（1500~4000 A )，而 第一透明电极200的厚度又非常小，因此，在沉积形成第一透明电极200时，第一透明电极 200上容易产生断路，从而造成产品不良。 因此，如何避免第一透明电极的断路成为本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种阵列基板、该阵列基板的制造方法和一种包括所述阵 列基板的显示装置。在所述阵列基板中，第一透明电极不容易产生断路。 为了实现上述目的，作为本专利技术的一个方面，提供一种阵列基板，所述阵列基板被 划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜 晶体管，所述薄膜晶体管包括有源层，其中，所述第一透明电极的一端形成在所述有源层上 方，所述薄膜晶体管的漏极设置在所述第一透明电极上，以与所述第一透明电极电连接。 优选地，所述有源层由多晶硅制成，所述薄膜晶体管还包括设置在所述有源层上 的导电过渡层，所述导电过渡层的位置对应于所述薄膜晶体管的漏极的位置，所述第一透 明电极的一端搭接在所述导电过渡层上，以使得所述第一透明电极与所述导电过渡层之 间、以及所述有源层和所述导电过渡层之间均形成欧姆接触。 优选地，所述导电过渡层的厚度小于所述漏极的厚度。 优选地，所述导电过渡层的材料与所述漏极的材料相同。 作为本专利技术的另一个方面，提供一种阵列基板的制造方法，所述阵列基板被划分 为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体 管，所述薄膜晶体管包括有源层，其中，所述制造方法包括： 形成包括有源层的图形； 在所述有源层的图形上方形成包括第一透明电极的图形； 形成包括漏极的图形，所述漏极位于所述第一透明电极上方。 优选地，所述有源层由多晶硅制成，所述制造方法还包括在形成包括有源层的图 形的步骤以及形成包括第一透明电极的图形的步骤之间进行的： 形成包括导电过渡层的步骤，所述导电过渡层对应于所述漏极的位置，其中， 在形成包括第一透明电极的图形的步骤中，所述第一透明电极的一端搭接在所述 导电过渡层上，以使得所述第一透明电极与所述导电过渡层之间、以及所述有源层和所述 导电过渡层之间均形成欧姆接触。 优选地，所述导电过渡层的厚度小于所述漏极的厚度。 优选地，所述导电过渡层的材料与所述漏极的材料相同。 优选地，形成包括有源层的图形的步骤、形成包括导电过渡层的图形的步骤、形成 包括第一透明电极的图形的步骤和形成包括源极和漏极的图形的步骤包括： 形成包括初始有源层的图形和包括初始导电过渡层的图形，所述初始有源层的边 缘轮廓对应于所述有源层的轮廓，所述初始导电过渡层的边缘与所述初始有源层的边缘对 齐，且所述初始导电过渡层层叠在所述初始有源层的上方； 形成透明电极材料层； 形成第二金属材料层； 在所述第二金属材料层上方形成光刻胶层； 对所述光刻胶层进行曝光显影，以形成第一掩膜图形层，所述第一掩膜图形层包 括对应于各个像素单元的第一掩膜图形，所述第一掩膜图形包括对应于所述薄膜晶体管的 源极和漏极之间的间隔的沟道孔； 蚀除所述透明电极材料层和所述第二金属材料层上除所述第一掩膜图形所覆盖 的区域之外的材料； 对所述第一掩膜图形层进行灰化，以获得第二掩膜图形层，所述第二掩膜图形层 包括多个第二掩膜图形，每个所述像素单元内设置有一个所述第二掩膜图形，所述第二掩 膜图形所覆盖的区域的形状与源极和漏极上表面的形状一致； 通过刻蚀获得包括源极和漏极的图形，并蚀除所述沟道孔中的金属材料。 优选地，形成包括初始有源层的图形和包括初始导电过渡层的图形的步骤包括： 形成半导体材料层； 形成第一金属材料层； 对所述半导体材料层和所述第一金属材料层进行构图，以获得包括初始有源层的 图形和包括初始导电过渡层的图形。 优选地，所述制造方法还包括在形成了包括源极和漏极的图形之后进行的： 对所述有源层上对应于所述沟道孔的部分进行刻蚀，以使得所述有源层上对应于 所述沟道孔的部分的厚度小于所述有源层上其他部分的厚度。 作为本专利技术的另一个方面，提供一种显示装置，所述显示装置包括阵列基板，其 中，所述阵列基板为本专利技术所提供的上述阵列基板。 由于第一透明电极设置在漏极的下方，因此，第一透明电极上形成的台阶厚度变 小，从而在形成第一透明电极的过程中不会发生断路现象。【附图说明】 附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中： 图1是现有技术中的阵列基板的局部剖视图； 图2是本专利技术所提供的阵列基板的局部剖视图； 图3是衬底基板上形成有棚极、初始有源图形和初始欧姆接触图形后的不意图； 图4是图3中的衬底基板上形成有透明电极材料层和金属材料层之后的示意图； 图5是图4中的衬底基板上形成有第一掩膜图形后的示意图； 图6是图5中所示的衬底基板上蚀除了沟道后的示意图； 图7是利用第一掩膜图形形成第二掩膜图形后的示意图； 图8是图7中所示的衬底基板获得了薄膜晶体管的源极和漏极后的示意图。 附图标记说明 100 :透明基板 200:第一透明电极 300:第二透明电极 400 :有源层 510:导电过渡层 510a:附加导电过渡层 200a:附加透明电极 520 :漏极 520a :源极 600 :栅极 700 :栅绝缘层 800 :钝化层 A :初始导电过渡层 B :初始有源层 C :透明电极材料层 D :金属材料层 E :第一掩膜图形 El :沟道孔 F :第二掩膜图形【具体实施方式】 以下结合附图对本专利技术的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本专利技术，并不用于限制本专利技术。 需要指出的是，在本专利技术中，用到的方位词"上"是指图2至图8中的"上"。 如图2所示，作为本专利技术的一个方面，提供一种阵列基板，所述阵列基板被划分为 多个像素单元，每个所述像素单元内均设置有第一透明电极200、第二透明电极300和薄膜 晶体管，所述薄膜晶体管包括有源层400,其中，第一透明电极200的一端形成在有源层400 上方，所述薄膜晶体管的漏极520设置在第一透明电极200上，以与该第一透明电极200电 连接。 本领域技术人员应当理解的是，漏极520不能够设置在阵列基板的开口区中，并 且，当向所述薄膜晶体管的栅极600提供开启电当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种阵列基板，所述阵列基板被划分为多个像素单元，每个所述像素单元内均设置有第一透明电极、第二透明电极和薄膜晶体管，所述薄膜晶体管包括有源层，其特征在于，所述第一透明电极的一端形成在所述有源层上方，所述薄膜晶体管的漏极设置在所述第一透明电极上，以与所述第一透明电极电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘正，白金超，张治超，张小祥，刘明悬，郭总杰，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11