TFT布局结构制造技术

本发明专利技术提供一种TFT布局结构，包括受同一控制信号线控制的第一薄膜晶体管(T1)、与第二薄膜晶体管(T2)；第一薄膜晶体管(T1)的第一有源层(SC1)、与第二薄膜晶体管(T2)的第二有源层(SC2)位于不同层别，并在空间上层叠设置，第一薄膜晶体管(T1)的第一源极(S1)、及第一漏极(D1)形成于第一有源层(SC1)上，第二薄膜晶体管(T2)的第二源极(S2)、及第二漏极(D2)形成于第二有源层(SC2)上；栅极层(Gate)电性连接所述控制信号线控制第一、第二薄膜晶体管(T1、T2)的打开与关闭。该TFT布局结构能够缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种TFT布局结构。
技术介绍
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)。薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分。TFT可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、OLED等平板显示装置上。对于LCD来说，需要由多个TFT构成的GOA(Gate Drive On Array)电路将栅极驱动器(Gate Drive IC)整合在薄膜晶体管阵列(Array)基板上，以实现逐行扫描对液晶面板进行驱动。对于有源矩阵型OLED(Active Matrix OLED，AMOLED)来说，需要由多个TFT构成的像素补偿电路来对驱动薄膜晶体管的阈值电压进行补偿，以使得AMOLED的显示亮度均匀。随着全球显示面板竞争日趋激烈，各大显示器生产厂商对窄边框、高分辨率的追求也是越来越高，尤其是在移动显示装置领域，目前搭载的显示面板边框已做到2mm以下、像素密度(Pixels Per Inch，PPI)已高达500以上。对于显示面板的设计来说，更窄的边框意味着更窄的GOA布局空间，更高的PPI意味着更小的子像素面积，在制程能力不变的情况下，电路有效布局的面积就越小，尤其是对于AMOLED显示面板，通常一个子像素里包含有2～7个TFT，这就对电路布局提出了更高的要求。现有的GOA电路、及AMOLED像素补偿电路通常会涉及到一条控制信号线控制两颗TFT的情况，如图1所示，第一、第二薄膜晶体管T10、T20的栅极均电性连接于一控制信号线G，即所述第一、第二薄膜晶体管T10、T20均受该控制信号线G的控制；图2为图1所示电路的TFT布局结构图，所述第一薄膜晶体管T10的源极S10、漏极D10均形成于图案化的有源层SC上，所述第二薄膜晶体管T20的源极S20、漏极D20同样均形成于图案化的有源层SC上，连接于一控制信号线的同一栅极层Gate同时对第一、第二薄膜晶体管T10、T20进行控制。由于所述第一薄膜晶体管T10的源极S10、漏极D10及第二薄膜晶体管T20的源极S20、漏极D20均形成于同一层图案化的有源层SC上，所述第一、第二薄膜晶体管T10、T20只能沿有源层SC的图案化排布方向进行平行间隔布局，占用的布局空间较大，不利于窄边框、及高分辨率显示面板的开发。
技术实现思路
本专利技术的目的在于提供一种TFT布局结构，适用于GOA电路、及AMOLED像素补偿电路，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。为实现上述目的，本专利技术提供一种TFT布局结构，包括受同一控制信号线控制的第一薄膜晶体管、与第二薄膜晶体管；所述第一薄膜晶体管包括栅极层、第一有源层、第一源极、及第一漏极，所述第二薄膜晶体管包括栅极层、第二有源层、第二源极、及第二漏极；所述第一有源层、与第二有源层位于不同层别，并在空间上层叠设置，所述第一源极、及第一漏极形成于第一有源层上，所述第二源极、及第二漏极形成于第二有源层上；所述栅极层电性连接所述控制信号线控制第一、第二薄膜晶体管的打开与关闭。所述第一有源层、与第二有源层在空间上相互交叉。所述TFT布局结构，还包括基板、第一绝缘层、及第二绝缘层；所述第一有源层设于所述基板上，所述第一源极、及第一漏极分别覆盖所述第一有源层的两端，所述第一绝缘层设于所述第一有源层、第一源极、第一漏极、及基板上，所述栅极层设于所述第一绝缘层上，所述第二绝缘层设于所述栅极层、及第一绝缘层上，所述第二有源层设于所述第二绝缘层上，所述第二源极、及第二漏极分别覆盖所述第二有源层的两端。所述基板为玻璃基板或塑料基板。所述第一源极、第一漏极、第二源极、第二漏极、及栅极层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合。所述第一有源层、及第二有源层的材料为非晶硅基半导体、多晶硅基半导体、氧化锌基半导体中的一种。所述第一绝缘层、及第二绝缘层的材料为氮化硅、或氧化硅、或二者的组合。所述第一有源层、与第二有源层均为n型半导体或均为p型半导体。所述第一有源层、与第二有源层的其中之一为p型半导体，另一个为n型半导体。所述TFT布局结构适用于GOA电路、及AMOLED像素补偿电路。本专利技术的有益效果：本专利技术提供的一种TFT布局结构，通过增加第二有源层，并将第一有源层、与第二有源层设于不同层别，使二者在空间上层叠设置，使得由同一控制信号线控制的两颗TFT在空间上层叠设置，能够在保证电路功能的情况下缩小电路布局的空间，增加显示面板的开口率，满足显示面板窄边框、及高分辨率的要求。为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明下面结合附图，通过对本专利技术的具体实施方式详细描述，将使本专利技术的技术方案及其它有益效果显而易见。附图中，图1为一种现有的TFT布局电路图；图2为图1所示电路的TFT布局结构图；图3为本专利技术的TFT布局结构的俯视图；图4为对应于图3中A-A处的剖面图；图5为对应于图3中B-B处的剖面图；图6为对应于图3所示TFT布局结构的电路图。具体实施方式为更进一步阐述本专利技术所采取的技术手段及其效果，以下结合本专利技术的优选实施例及其附图进行详细描述。请同时参阅图3、图4、及图5，本专利技术提供一种TFT布局结构，包括受同一控制信号线控制的第一薄膜晶体管T1、与第二薄膜晶体管T2。所述第一薄膜晶体管T1包括栅极层Gate、第一有源层SC1、第一源极S1、及第一漏极D1；所述第二薄膜晶体管T2包括栅极层Gate、第二有源层SC2、第二源极S2、及第二漏极D2。所述第一有源层SC1、与第二有源层SC2位于不同层别，并在空间上层叠设置，所述第一源极S1、及第一漏极D1形成于第一有源层SC1上，所述第二源极S2、及第二漏极D2形成于第二有源层SC2上，从而使得所述第一薄膜晶体管T1、与第二薄膜晶体管T2这两颗TFT在空间上层叠设置。所述栅极层Gate电性连接所述控制信本文档来自技高网...

【技术保护点】
一种TFT布局结构，其特征在于，包括受同一控制信号线控制的第一薄膜晶体管(T1)、与第二薄膜晶体管(T2)；所述第一薄膜晶体管(T1)包括栅极层(Gate)、第一有源层(SC1)、第一源极(S1)、及第一漏极(D1)，所述第二薄膜晶体管(T2)包括栅极层(Gate)、第二有源层(SC2)、第二源极(S2)、及第二漏极(D2)；所述第一有源层(SC1)、与第二有源层(SC2)位于不同层别，并在空间上层叠设置，所述第一源极(S1)、及第一漏极(D1)形成于第一有源层(SC1)上，所述第二源极(S2)、及第二漏极(D2)形成于第二有源层(SC2)上；所述栅极层(Gate)电性连接所述控制信号线控制第一、第二薄膜晶体管(T1、T2)的打开与关闭。

【技术特征摘要】
1.一种TFT布局结构，其特征在于，包括受同一控制信号线控制的第一
薄膜晶体管(T1)、与第二薄膜晶体管(T2)；
所述第一薄膜晶体管(T1)包括栅极层(Gate)、第一有源层(SC1)、第
一源极(S1)、及第一漏极(D1)，所述第二薄膜晶体管(T2)包括栅极层(Gate)、
第二有源层(SC2)、第二源极(S2)、及第二漏极(D2)；
所述第一有源层(SC1)、与第二有源层(SC2)位于不同层别，并在空
间上层叠设置，所述第一源极(S1)、及第一漏极(D1)形成于第一有源层
(SC1)上，所述第二源极(S2)、及第二漏极(D2)形成于第二有源层(SC2)
上；
所述栅极层(Gate)电性连接所述控制信号线控制第一、第二薄膜晶体
管(T1、T2)的打开与关闭。
2.如权利要求1所述的TFT布局结构，其特征在于，所述第一有源层
(SC1)、与第二有源层(SC2)在空间上相互交叉。
3.如权利要求2所述的TFT布局结构，其特征在于，还包括基板(1)、
第一绝缘层(3)、及第二绝缘层(5)；
所述第一有源层(SC1)设于所述基板(1)上，所述第一源极(S1)、
及第一漏极(D1)分别覆盖所述第一有源层(SC1)的两端，所述第一绝缘
层设于所述第一有源层(SC1)、第一源极(S1)、第一漏极(D1)、及基板(1)
上，所述栅极层(Gate)设于所述第一绝缘层(3)上，所述第二绝缘层(5)

【专利技术属性】
技术研发人员：韩佰祥，石龙强，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44