一种半导体器件包括：形成在衬底之上并由氮化物半导体形成的第一半导体层；形成在第一半导体层之上并由氮化物半导体形成的第二半导体层；形成在第二半导体层之上并由氮化物半导体形成的第三半导体层；形成在第三半导体层之上的源电极和漏电极；形成在源电极与漏电极之间、在第二半导体层和第三半导体层中的开口；形成在开口的侧表面和底表面上的绝缘层；以及经由绝缘层形成在开口中的栅电极。
【技术实现步骤摘要】
半导体器件
本文中讨论的实施方案涉及半导体器件。
技术介绍
作为氮化物半导体的GaN、AlN和InN、由这些氮化物半导体的混合晶体构成的材料等具有宽的带隙，并由此已用于高输出电子器件、短波长发光器件等。例如，作为氮化物半导体的GaN具有3.4eV的带隙。该带隙大于1.1eV的Si带隙和1.4eV的GaAs带隙。高输出电子器件的示例包括作为场效应晶体管(FET)的高电子迁移率晶体管(HEMT)。使用氮化物半导体的HEMT可以用于高输出和高效放大器、大功率开关器件等。例如，在其中AlGaN用于电子供给层并且GaN用于电子渡越层的HEMT中，因AlGaN与GaN之间的晶格常数差引起的畸变而在AlGaN中发生压电极化等，并由此生成高浓度的二维电子气(2DEG)。具有上述结构的HEMT也就是在具有以下结构的HEMT中通常为常通(normally-on)的：其中电子供给层由AlGaN形成并且形成在形成为电子渡越层的GaN上。然而，在上述高输出电子器件中，从成本和故障安全的角度，存在要求常断(normally-off)的应用。另一方面，即使在具有除HEMT之外的其他结构的半导体器件中，也可以通过使用氮化物半导体例如GaN来制造高输出电子器件。在这种半导体器件中，还公开了一种具有能够实现常断的结构的半导体器件。然而，在所公开的使用GaN等的半导体器件中，可以常断，但是耐受电压可能不足，由此在一些情况下半导体器件可能不适合作为高功率开关器件。下面是参考文件：[文件1]日本公开特许公报第2002-359256号，[文件2]日本公开特许公报第2008-205414号，和[文件3]日本公开特许公报第2013-55148号。
技术实现思路
根据本专利技术的一个方面，一种半导体器件包括：形成在衬底之上并由氮化物半导体形成的第一半导体层；形成在第一半导体层之上并由氮化物半导体形成的第二半导体层；形成在第二半导体层之上并由氮化物半导体形成的第三半导体层；形成在第三半导体层之上的源电极和漏电极；形成在源电极与漏电极之间并且在第二半导体层和第三半导体层中的开口；形成在开口的侧表面和底表面上的绝缘层；以及经由绝缘层形成在开口中的栅电极。附图说明图1是一种半导体器件的结构图；图2是第一实施方案中的半导体器件的结构图；图3是第一半导体器件中的Ids-Vds特性的说明图；图4A至图4C是制造第一实施方案中的半导体器件的方法的工艺图(部分1)；图5A至图5C是制造第一实施方案中的半导体器件的方法的工艺图(部分2)；图6是第二实施方案中的半导体器件的结构图；图7A至图7C是制造第二实施方案中的半导体器件的方法的工艺图(部分1)；图8A至图8C是制造第二实施方案中的半导体器件的方法的工艺图(部分2)；图9是第三实施方案中的半导体器件的结构图；图10A至图10C是制造第三实施方案中的半导体器件的方法的工艺图(部分1)；图11A至图11C是制造第三实施方案中的半导体器件的方法的工艺图(部分2)；图12是第四实施方案中的半导体器件的结构图；图13A至图13C是制造第四实施方案中的半导体器件的方法的工艺图(部分1)；图14A至图14C是制造第四实施方案中的半导体器件的方法的工艺图(部分2)；图15是第五实施方案中的半导体器件的结构图；图16A至图16C是制造第五实施方案中的半导体器件的方法的工艺图(部分1)；图17A至图17C是制造第五实施方案中的半导体器件的方法的工艺图(部分2)；图18是第六实施方案中的半导体器件的结构图。图19A至图19C是制造第六实施方案中的半导体器件的方法的工艺图(部分1)；图20A至图20C是制造第六实施方案中的半导体器件的方法的工艺图(部分2)；图21是第七实施方案中的半导体器件的结构图；图22是示出了电极材料的功函数值的图；图23是示出了第七实施方案中的半导体器件的Ids-Vg关系的说明图；图24是示出了第七实施方案中的半导体器件的Ids-Vds特性的说明图；图25A至图25C是制造第七实施方案中的半导体器件的方法的工艺图(部分1)；图26A至图26C是制造第七实施方案中的半导体器件的方法的工艺图(部分2)；图27是制造第七实施方案中的半导体器件的方法的工艺图(部分3)；图28是第八实施方案中的半导体器件的结构图；图29A至图29C是制造第八实施方案中的半导体器件的方法的工艺图(部分1)；图30A至图30C是制造第八实施方案中的半导体器件的方法的工艺图(部分2)；图31是制造第八实施方案中的半导体器件的方法的工艺图(部分3)；图32是第九实施方案中的半导体器件的结构图；图33A至图33C是制造第九实施方案中的半导体器件的方法的工艺图(部分1)；图34A至图34C是制造第九实施方案中的半导体器件的方法的工艺图(部分2)；图35是制造第九实施方案中的半导体器件的方法的工艺图(部分3)；图36是第十实施方案中的半导体器件的结构图；图37A至图37C是制造第十实施方案中的半导体器件的方法的工艺图(部分1)；图38A至图38C是制造第十实施方案中的半导体器件的方法的工艺图(部分2)；图39是制造第十实施方案中的半导体器件的方法的工艺图(部分3)；图40是第十一实施方案中的半导体器件的结构图；图41A至图41C是制造第十一实施方案中的半导体器件的方法的工艺图(部分1)；图42A至图42C是制造第十一实施方案中的半导体器件的方法的工艺图(部分2)；图43是制造第十一实施方案中的半导体器件的方法的工艺图(部分3)；图44是第十二实施方案中的半导体器件的结构图；图45A至图45C是制造第十二实施方案中的半导体器件的方法的工艺图(部分1)；图46A至图46C是制造第十二实施方案中的半导体器件的方法的工艺图(部分2)；图47是制造第十二实施方案中的半导体器件的方法的工艺图(部分3)；图48是第四实施方案中的另一半导体器件的结构图；图49是在改变p-GaN层的厚度的情况下的Ids-Vg特性的说明图；图50是第十三实施方案中的半导体器件的结构图；图51是第十三实施方案中的半导体器件的Ids-Vg特性的说明图；图52A至图52C是制造第十三实施方案中的半导体器件的方法的工艺图(部分1)；图53A至图53C是制造第十三实施方案中的半导体器件的方法的工艺图(部分2)；图54A至图54C是制造第十三实施方案中的半导体器件的方法的工艺图(部分3)；图55A至图55C是制造第十三实施方案中的半导体器件的方法的工艺图(部分4)；图56是制造第十三实施方案中的半导体器件的方法的工艺图(部分5)；图57是第十四实施方案中的半导体器件的结构图；图58A至图58C是制造第十四实施方案中的半导体器件的方法的工艺图(部分1)；图59A至图59C是制造第十四实施方案中的半导体器件的方法的工艺图(部分2)；图60A至图60C是制造第十四实施方案中的半导体器件的方法的工艺图(部分3)；图61A至图61C是制造第十四实施方案中的半导体器件的方法的工艺图(部分4)；图62是制造第十四实施方案中的半导体器件的方法的工艺图(部分5)；图63是第十五实施方案中的半导体器件的结构图；图64A至图64C是制造第十五实施方案中的半导体器件的方法的工艺图(部分1)；图65A至图65C是制造第十五本文档来自技高网...
【技术保护点】
一种半导体器件，包括：形成在衬底之上并由氮化物半导体形成的第一半导体层；形成在所述第一半导体层之上并由氮化物半导体形成的第二半导体层；形成在所述第二半导体层之上并由氮化物半导体形成的第三半导体层；形成在所述第三半导体层之上的源电极和漏电极；形成在所述源电极与所述漏电极之间的、在所述第二半导体层和所述第三半导体层中的开口；形成在所述开口的侧表面和底表面上的绝缘层；以及经由所述绝缘层形成在所述开口中的栅电极。
【技术特征摘要】
2014.01.08 JP 2014-0018001.一种半导体器件，包括：形成在衬底之上并由氮化物半导体形成的第一半导体层；形成在所述第一半导体层之上并由氮化物半导体形成的第二半导体层；形成在所述第二半导体层之上并由氮化物半导体形成的第三半导体层；形成在所述第三半导体层之上的源电极和漏电极；形成在所述源电极与所述漏电极之间的在所述第一半导体层中的凹陷；在所述源电极与所述漏电极之间的穿透所述第二半导体层和所述第三半导体层并且到达所述凹陷的沟槽；形成在所述沟槽的侧表面和底表面上的绝缘层；以及经由所述绝缘层形成在沟槽中的栅电极，其中所述栅电极包括形成为接触源电极侧上的所述绝缘层的第一栅电极部和形成为接触漏电极侧上的所述绝缘层的第二栅电极部，所述第一栅电极部和所述第二栅电极部形成在所述沟槽中，以及所述第一栅电极部和所述第二栅电极部由彼此不同的材料形成，其中，所述第一栅电极部由包含Pt、Ni、Au、Pd和Cu中的任意元素的材料形成，以及所...
【专利技术属性】
技术研发人员：多木俊裕，朱雷，冈本直哉，美浓浦优一，尾崎史朗，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。