半导体器件以及制造该半导体器件的方法技术

本发明专利技术涉及一种半导体器件，其包括：布置在n+型碳化硅衬底的第一表面上的第一n-型外延层；布置在第一n-型外延层上的p型外延层；布置在p型外延层上的第二n-型外延层；布置在第二n-型外延层上的n+区；穿过第二n-型外延层、p型外延层和n+区并被布置第一n-型外延层上的沟槽；布置在p型外延层上并与该沟槽隔开的p+区；以及位于该沟槽中的栅绝缘层，其中所述沟道被布置在沟槽两侧的第二n-型外延层以及沟槽两侧的p型外延层中。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用根据U.S.C.119(a)，本申请要求2013年12月27日提交到韩国专利局的韩国专利申请N0.10-2013-0165485的优先权和权益，其全部内容合并于此，仅供参考。
本专利技术涉及包括碳化硅(SiC)的半导体器件及其制造方法。
技术介绍
在半导体制造领域，根据应用的扩大和高容量，需要功率半导体器件具有高的击穿电压，高电流，以及高速开关特性。在这类功率半导体器件中，需要低导通电阻或低饱和电压，以便在当大电流流过时，降低导通状态时的功耗。进一步地，需要在关断状态或当开关被关断时与功率半导体器件的两端施加的PN结的高反向电压兼容的特性，即，高击穿电压特性。功率半导体器件中的金属氧化物半导体场效应晶体管(MOSFET)作为数字电路和模拟电路中的场效应晶体管是最常见的。在使用碳化硅(SiC)的MOSFET中，用作栅绝缘层的硅氧化物层与碳化硅之间的界面状态不足以影响流过在硅氧化物层的下端生成的沟道的电子和电流的流动，结果，电子的迁移率非常低。特别地，由于在形成沟槽栅时需要蚀刻工艺，表现出很低的电子迁移率。进一步地，电子迁移率的恶化可以减到最小，但是由于低的阀值电压，这将增加用作栅绝缘层的硅氧化物层的厚度。由于硅氧化物层很难在碳化硅中生长，工艺的困难程度增加。在
技术介绍
部分公开的上述信息仅用于加强对本专利技术背景的理解，因此可能包含不形成本领域普通技术人员已经熟知的现有技术的信息。
技术实现思路
本专利技术涉及半导体器件和制造该半导体器件的方法，该半导体器件具有降低施加了沟槽栅的碳化硅MOSFET的导通电阻和提高半导体器件的合格率的优点。本专利技术的示例性实施例提供了一种半导体器件，所述半导体器件包括:布置在η+型碳化娃衬底的第一表面上的第一 η-型外延层；布置在第一 η-型外延层上的P型外延层；布置在P型外延层上的第二 η-型外延层；布置在第二 η-型外延层上的η+区；穿过第二η-型外延层、P型外延层和η+区并被布置在第一 η-型外延层上的沟槽；布置在P型外延层上并与沟槽隔开的P+区；位于沟槽中的栅绝缘层；位于栅绝缘层上的栅电极；位于栅电极上的氧化物层；位于η+区、氧化物层、ρ+区上的源电极；以及位于η+型碳化硅衬底的第二表面上的漏电极，其中沟道被布置在沟槽的两侧的第二 η-型外延层以及沟槽的两侧的ρ型外延层中。沟道可以包括布置在沟槽两侧的ρ型外延层中的第一沟道，以及布置在沟槽两侧的第二 η-型外延层中的第二沟道。第一沟道可以是反型层沟道，并且第二沟道可以是积累层沟道。ρ+区的上表面可以位于η+区的上表面的延长线上。ρ+区的厚度可以与第二 η-型外延层和η+区的厚度的总和相同。第二 η-型外延层和η+区可以被布置在沟槽与P+区之间。第一 η-型外延层的掺杂浓度可以与第二 η-型外延层的掺杂浓度相同或不同。本专利技术的另一个示例性实施例提供了一种半导体器件的制造方法，该方法包括:在η+型碳化硅衬底的第一表面上形成第一 η-型外延层；在第一 η-型外延层上形成ρ型外延层；在P型外延层上形成预备第二 η-型外延层；通过将ρ+离子注入到预备第二 η-型外延层的两个边缘中形成P+区；通过将η+离子注入到预备第二 η-型外延层中，形成η+区和在η+区与ρ型外延层之间的第二 η-型外延层；在η+区、第二 η-型外延层、ρ型外延层和第一 η-型外延层形成沟槽；在沟槽中形成栅绝缘层；在栅绝缘层上形成栅电极；在栅电极上形成氧化物层；在η+型碳化硅衬底的第二表面上形成漏电极；并在ρ+区、η+区和氧化物层上形成源电极，其中沟槽穿过η+区、第二 η-型外延层和ρ型外延层，并且沟道被布置在沟槽的两侧的第二 η-型外延层以及沟槽两侧的ρ型外延层中。ρ+区的上表面可以位于预备第二 η-型外延层的延长线上。第一 η-型外延层的掺杂浓度可以与预备第二 η-型外延层的掺杂浓度相同或不同。因此，根据本专利技术的示例性实施例，由于沟道包括积累层沟道和反型层沟道，降低了导通电阻，并且制造过程容易。进一步地，由于半导体器件不主要受蚀刻形成沟槽过程中的定位错误的影响，因此，可以提高半导体器件的合格率。【附图说明】图1示出根据本专利技术的示例性实施例的半导体器件的横截面视图。图2示出根据实施例的和对比例的半导体器件的沟道宽度变化模拟阀值电压的结果的曲线图。图3到8顺序示出制造根据本专利技术的另一个示例性实施例的半导体器件的方法的示意图。【具体实施方式】在下文中，将通过参考随附的附图更详细地描述本专利技术的示例性实施例。本领域的技术人员应当明白，在不偏离本专利技术的精神或范围的情况下，可以以各种不同方式对所描述的实施例进行修改。相反，本文介绍的示例性实施例旨在向本领域中的技术人员彻底、完全和充分传达所公开的内容。在附图中，为了清晰起见，层、膜片面板和区等的厚度被放大。应当理解，当层被称为在另一层或衬底“上”时，其可以直接在该另一层或衬底上，或者也可以介入它们。相同的参考标号指的是整个说明书的相同元件。应当理解，这里使用的术语“车辆”或“车辆的”或者其它类似术语包括通常的机动车辆，比如包括运动型多用途车(SUV)的客车，公共汽车，卡车，各种商用车辆，包括各种小舟和轮船的船只，飞机等，并且包括混合动力汽车，纯电动汽车，插电式混合动力汽车，氢动力汽车和其它替代燃料汽车(例如，从除石油以外的资源得到的燃料)。这里使用的混合动力汽车是具有两种以上动力源的车辆，比如汽油动力和电动汽车。这里使用的术语只是用于说明特定的实施例，并不意图限制本专利技术。这里使用的单数形式意图还包括复数形式，除非上下文明确地另有说明。另外要明白当用在本说明书中时，术语“包含”指定陈述的特征、整数、步骤、操作、元件和/或组件的存在，不过并不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组合的存在或增加。这里使用的用语“和/或”包括相关的列举项目中的一个或多个项目的随便什么组合。图1是根据本专利技术的示例性实施例的半导体器件的横截面视图。参照图1，在根据示例性实施例的半导体器件中，第一 η-型外延层200、ρ型外延层300、第二 η-型外延层400以及η+区600被顺序地布置在η+型碳化硅衬底100的第一表面上。特别地，第一 η-型外延层200和第二 η-型外延层400的掺杂浓度可以彼此相同或不同。进一步地，ρ+区500被布置在ρ型外延层300上。ρ+区500接触第二 η_型外延层400和η+区600的边缘，并且ρ+区500的厚度与第二 η-型外延层400和η+区600的厚度总和大致相同。结果，P+区500的上表面位于η+区600的上表面的延长线上。沟槽650在第一 η-型外延层200、ρ型外延层300、第二 η-型外延层400和η+区600中形成。沟槽650穿过ρ型外延层300、第二 η-型外延层400和η+区600，并在第一η-型外延层200的一部分中形成。ρ+区500与沟槽650隔开，并且ρ+区500被分别布置在沟槽650的两侧。结果，第二 η-型外延层400和η+区600被布置在沟槽650与ρ+区500之间。栅绝缘层700在沟槽650中形成，以及栅电极800在栅绝缘层700上形成。氧化物层710在栅电极800和栅绝缘层700上形成。栅电极800填充沟槽650，并且本文档来自技高网...

【技术保护点】
一种半导体器件，包括：布置在n+型碳化硅衬底的第一表面上的第一n‑型外延层；布置在所述第一n‑型外延层上的p型外延层；布置在所述p型外延层上的第二n‑型外延层；布置在所述第二n‑型外延层上的n+区；穿过所述第二n‑型外延层、p型外延层和n+区，并被布置在所述第一n‑型外延层上的沟槽；布置在所述p型外延层上并与所述沟槽隔开的p+区；位于所述沟槽中的栅绝缘层；位于所述栅绝缘层上的栅电极；位于所述栅电极上的氧化物层；位于所述n+区、所述氧化物层和所述p+区上的源电极；以及位于所述n+型碳化硅衬底的第二表面上的漏电极，其中沟道被布置在所述沟槽两侧的第二n‑型外延层以及所述沟槽两侧的p型外延层中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李钟锡，千大焕，洪坰国，朴正熙，郑永均，
申请(专利权)人：现代自动车株式会社，
类型：发明
国别省市：韩国;KR