非易失性存储器阵列逻辑制造技术

一种用于实施非易失性存储器阵列逻辑的方法包括：将交叉点存储器阵列配置在第一配置下，并将输入电压施加至在所述第一配置下的所述交叉点阵列，以产生设置电压。将所述交叉点阵列配置在第二配置下，并将输入电压施加至在所述第二配置下的所述交叉点阵列，以产生检测电压。将所述设置电压与所述检测电压相比较，以对所述交叉点阵列中存储的数据执行逻辑运算。还提供了一种用于执行非易失性存储器阵列逻辑的系统。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】非易失性存储器阵列逻辑
技术介绍
非易失性存储器阵列可用于存储数字数据。连接至存储器阵列的检测电路探测该 存储器阵列内的电阻器件的状态，并向外部电路发送这些测量结果以进行传送和处理。数 字数据的处理可包括执行多种逻辑运算。【附图说明】 附图图示出本文所描述原理的各种示例，且为说明书的一部分。所图示的示例仅 为示例，且不限制权利要求的范围。 图1是根据本文所描述原理的一个示例的、连接至动态检测电路的交叉点阵列的 一部分的框图。 图2A和图2B是根据本文所描述原理的一个示例的、非易失性存储器阵列的两种 不同配置的电示意模型。 图3是示出根据本文所描述原理的一个示例的、各种逻辑类型及其对应的真值表 的图表。 图4A是示出根据本文所描述原理的一个示例的、操作非易失性存储器阵列及附 属的动态检测电路以产生多种逻辑运算的图表。 图4B是根据本文所描述原理的一个示例的、用于产生图4A中描述的逻辑运算的 时序图。 图5是示出根据本文所描述原理的一个示例的、用于利用非易失性存储器阵列执 行逻辑运算的例示性方法的流程图。 在整个附图中，相同的附图标记指代相似但不必是相同的元素。【具体实施方式】 数据可存储在非易失性存储器中以长期保存。通常，此数据从非易失性存储器被 转移出到易失性存储器供使用。然后，易失性存储器中的数据可由处理器访问和处理。处 理器可对数据执行包括布尔逻辑运算的多种运算。但是，将数据从一个存储器转移出到另 一个存储器以使其可用于处理器，使逻辑运算复杂，且花费额外的时间和能量。 本文所描述的原理致力于对数据执行基本布尔运算而不用将数据值转移出非易 失性存储器的系统及方法。在一个示例中，具有动态检测放大器的电阻式非易失性随机 存取存储器（NVRAM)阵列可被制造以作为多种布尔逻辑门（nAND(与门）、nNAND(非门）、 nOR(或门）、nNOR(或非门）、XOR(异或门）、以及XNOR(同或门））来发挥作用。为了执行 此运算，逻辑运算周期被分成两个部分（时间周期）：设置周期和检测周期。NVRAM和动态检 测放大器在设置周期期间被配置为实施所期望的布尔逻辑运算。例如，设置可包括从NVRAM 阵列选择预定的行引用以及设置输出锁存器预置/重置值，以定义布尔逻辑运算。在设置 周期之后，参考行失效（de-assert)并且包含输入数据位的一行或多行被选择（"检测周 期"），以用于逻辑运算周期的剩余部分。在"设置周期"期间创建的布尔逻辑在检测周期期 间被应用于输入数据，以产生逻辑输出值。逻辑输出值被保留在动态检测放大器内的锁存 器中。因此，具有可配置逻辑的阵列可同时作为非易失性存储器以及阵列逻辑门来发挥作 用。 这允许对NVRAM阵列内的数据执行基本的布尔逻辑运算，而不用将该数据读/写 到不同的存储器。这些逻辑运算允许查找、比较以及分析数据。由于数据没有被移到阵列 外的逻辑电路，因此可非常迅速地执行一个或多个所期望的逻辑运算。 在下列描述中，为了解释的目的，阐述了诸多特定细节以提供对本系统及方法的 透彻理解。但是，本领域技术人员将显而易见的是，可在不具有这些特定细节的情况下实施 本装置、系统及方法。说明书中对"一种示例"或类似语言的引用意味着结合该示例所描述 的具体特征、结构或特性被包括在至少该一个示例中，但不一定在其他示例中。 图1是连接至高速动态检测电路（100)的电阻式NVRAM交叉条阵列（105)的一部 分的框图。电阻式交叉条阵列（105)具有在垂直的列线上交叉的多条水平行线。但是，行 线和列线之间的方位角可变。每条行线跨过所有列线，并且在交叉处与每条列线紧密接触。 电阻式存储器元件（例如，把8111?、1〇￥1?、&、13~11~1)在每个交叉处形成行线和列线之间的 接合点。数据值可存储在交叉条阵列的每个存储器元件（交叉点器件）中，以根据所选择 的约定利用存储器元件的高电阻状态来表示逻辑"〇"位值，并且利用低电阻状态来表示逻 辑" 1"位值，或者利用存储器元件的高电阻状态来表示逻辑" 1"位值，并且利用低电阻状态 来表示逻辑"〇"位值。存储在交叉点器件处的位值可通过确定忆阻器的电阻状态来"读"或 "检测"。例如，交叉点器件可为忆阻器、电阻式随机存取存储器（ReRAM)、导电桥接随机存取 存储器（CBRAM)、相变存储器（PRAM、PCRAM)、或其他类型的存储器。例如，交叉点器件可为 基于钙钛矿（例如，Sr(Zr) 1103或PCMO)、过渡金属氧化物（例如，NiO或TiO2)、硫族化合物 (例如，66251^^5或AglnSbTe)、固体电解质材料（例如，GeS、GeSe、或Cu2S)、有机电荷转移 复合物（例如，CuTCNQ)、有机给体-受体系统（例如，A1AIDCN)、以及各种其它材料和分 子系统的电阻式存储器。 为了对特定的交叉点器件寻址，选择合适的行线和列线。理想地，仅所选的行线和 所选的列（SC)线的交叉处的交叉点器件会影响测量结果。但是，存在多个其他因素，包括 穿过其他忆阻器的可能混淆电阻测量结果的泄漏路径。虽然仅图示出六条行线和两条列 线，但该阵列可包括成百或上千条行线和列线。 在读或编程电压被施加到特定一对行线和列线时，所施加电流的相当一部分穿过 该行线和列线的交叉处的忆阻器。可单独或与任意其他行结合选择各行中的任一行。例如， 可一起选择行a和b。 上两行（RefO和Refl)为参考行。这些行中的可编程电阻器被预编程为具有特定 电阻值。例如，第一行RefO可包括已被编程为高电阻状态且表示数字"0"的忆阻器件。第 二行Refl可包括已被编程为低电阻状态且表示数字"1"的忆阻器件。 除了参考行，存在x个数据行。这些行标记为行a、行b…行n…以及行X。行b、行 n以及行x之间的点序列表示包含未图示的附加行。例如，x可为约10至1000。在逻辑运 算期间，可选择该x行的任意组合。 列也被选择。在此示例中，数据总线（"DB"）连接至所选择的列（"SC")。未选择 的列被表示为"UC"。行和所选择列的交叉处的交叉点器件被示出并被标记为HighR、LowR、 a、b、n 以及x。 图1还示出动态检测电路（100)，动态检测电路（100)包括动态检测放大器（110) 和直接置位-复位（SR)锁存器（120)。动态检测电路被配置为对存储器阵列（105)内的 交叉点器件的状态进行测量，并且实施各种逻辑运算。动态检测放大器（110)包括比较器 (115)和高速放大器（125)。一般，比较器（115)自动调零以减少偏移误差，并将参考（"设 置"）电压存储在存储元件（117)中。存储元件（117)可具有允许其存储参考电压的多种 配置。例如，存储元件可包括用于保持与参考电压成比例的电荷的电容器、以及控制用于电 容器的充电/放电的RC时间常量的一个或多个电阻器。 此参考电压表示已知的电阻参考忆阻器及阵列（105)内的其它寄生电阻。然后， 比较器（115)将所存储的参考电压与所检测的电压相比较。例如，参考电压可保持在存储 元件（117)中的电容器中。当阵列配置被切换以产生所检测的电压时，比较器（115)的一 个输入将直接连接至阵列（105)，并且比较器（115)的第二输入直接连接至存储本文档来自技高网...

【技术保护点】
一种用于实施非易失性存储器阵列逻辑的方法，包括：将交叉点存储器阵列配置在第一配置下；将输入电压施加至在所述第一配置下的所述交叉点存储器阵列，以产生设置电压；将所述交叉点存储器阵列配置在第二配置下；将所述输入电压施加至在所述第二配置下的所述交叉点存储器阵列，以产生检测电压；以及将所述设置电压和所述检测电压相比较，以对所述交叉点阵列中存储的数据执行逻辑运算。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：弗雷德里克·佩纳，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：发明
国别省市：美国;US