半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种可以提高导电性屏蔽层的形成性且可以降低形成成本的半导体装置的制造方法。在实施方式的制造方法中，准备如下部件：多个半导体封装体20，包括作为被处理物而搭载在配线基板上的半导体芯片及密封树脂层；以及托盘21，包括多个被处理物收纳部22。在被处理物收纳部22内，形成着于底部不包含贯通部分的凹陷部30。将半导体封装体20分别配置在多个被处理物收纳部22内。对收纳在托盘21的半导体封装体20溅镀金属材料而形成导电性屏蔽层。

【技术实现步骤摘要】
【专利说明】本申请案享受将日本专利申请案2013-258705号(申请日:2013年12月13日)作为基础申请案的优先权。本申请案是通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种。
技术介绍
对于用于通信设备等的半导体装置，为了抑制EMI (Electro MagneticInterference,电磁干扰)等电磁波干扰，而使用利用导电性屏蔽层覆盖封装体表面的构造。作为具有屏蔽功能的半导体装置，已知有如下构造，即:在具有将搭载在配线基板上的半导体芯片密封的密封树脂层的半导体封装体中，沿着密封树脂层的上表面及侧面设置着导电性屏蔽层。作为导电性屏蔽层的形成方法，可以使用镀敷法、溅镀法、导电膏的涂布法等。导电性屏蔽层的形成方法中的镀敷法具有预处理步骤、镀敷处理步骤、如水洗般的后处理步骤等湿式步骤，所以无法避免半导体装置的制造成本上升。另外，导电膏的涂布法也由于对密封树脂层的侧面的涂布步骤等，而半导体装置的制造成本容易上升。溅镀法为干式步骤，所以可以减少导电性屏蔽层的形成步骤数或形成成本等。当将溅镀法应用于导电性屏蔽层的形成时，对在使半导体封装体单片化之前形成导电性屏蔽层进行研究。在这种情况下，首先，在将半导体芯片搭载在多孔(mult1-cavity)的集合基板的各配线基板区域之后，将多个半导体芯片统一地进行树脂密封。接下来，将密封树脂层与集合基板的一部分切断而形成半切槽。半切槽是以配线基板区域的接地配线在侧面露出的方式形成。通过对具有半切槽的树脂密封体溅镀金属材料而形成导电性屏蔽层。在密封树脂层的侧面及配线基板区域的侧面的一部分，介隔半切槽而溅镀金属材料。半切槽的宽度存在限制，所以当介隔半切槽溅镀金属材料时，邻接的半导体封装体成为阻碍，有无法利用导电性屏蔽层充分地覆盖密封树脂层或配线基板区域的侧面的担忧。如果利用足够厚度的导电性屏蔽层覆盖密封树脂层或配线基板区域的侧面，那么金属材料在不存在障碍物的密封树脂层的上表面堆积得厚，而导电性屏蔽层的形成成本增加。另外，厚度薄的集合基板的半切的切口深度难以控制，根据情况，有导致半导体封装体单片化的担忧。根据这种情况，寻求当应用溅镀法在封装体表面形成导电性屏蔽层时，更确实且低成本地形成导电性屏蔽层的技术。
技术实现思路
本专利技术要解决的问题在于提供一种当应用溅镀法在封装体表面形成导电性屏蔽层时，可以提高导电性屏蔽层的形成性的。实施方式的包括如下步骤:准备多个被处理物，所述多个被处理物包括配线基板、搭载在配线基板上的半导体芯片、以及以将半导体芯片密封的方式设置在配线基板上的密封树脂层；准备托盘，所述托盘包括多个被处理物收纳部、以及分别设置在多个被处理物收纳部内的于底部不包含贯通部分的凹陷部；以将配线基板的侧面的至少一部分与密封树脂层露出的方式，将被处理物分别配置在托盘的被处理物收纳部内；以及将收纳着多个被处理物的托盘载置在溅镀装置的平台上，对多个被处理物溅镀金属材料，由此形成覆盖密封树脂层的上表面及侧面与配线基板的侧面的至少一部分的导电性屏蔽层。【附图说明】图1是表示利用第I实施方式的制造方法所制造的半导体装置的俯视图。图2是图1所示的半导体装置的剖视图。图3是表示图1所示的半导体装置的形成导电性屏蔽层之前的状态的剖视图。图4是表示在第I实施方式的制造方法中使用的托盘的平面图。图5是将图4所示的托盘的一部分放大表示的平面图。图6是沿着图5的A-A线的剖视图。图7是表示图4至图6所示的托盘的第I变化例的平面图。图8是表示图4至图6所示的托盘的第2变化例的平面图。图9是表示将图4至图6所示的托盘堆积的状态的剖视图。图10 (a)及(b)是表示利用图4至图6所示的托盘的位置修正部修正被处理物的位置的状态的剖视图。图11 (a)及(b)是表示第I实施方式的半导体装置的制造步骤的剖视图。图12是表示在第I实施方式的制造方法中所使用的托盘的其他例及使用其的半导体装置的制造步骤的剖视图。图13是表示在第2实施方式的制造方法中所使用的被处理物的剖视图。图14是表示第2实施方式的半导体装置的制造步骤的第I例的剖视图。图15是表示第2实施方式的半导体装置的制造步骤的第2例的剖视图。【具体实施方式】以下，对实施方式的进行说明。(半导体装置)首先，参照图1及图2对利用第I实施方式的制造方法所制造的半导体装置进行说明。图1是半导体装置的俯视图，图2是半导体装置的剖视图。这些图中所示的半导体装置I是附有屏蔽功能的半导体装置，其包括:配线基板2 ;半导体芯片3，搭载在配线基板2的第I面2a上；密封树脂层4，将半导体芯片3密封；以及导电性屏蔽层5，覆盖密封树脂层4的上表面及侧面与配线基板2的侧面的至少一部分。此外，密封树脂层4的上表面等的上下方向是以将配线基板2的搭载着半导体芯片3的面设为上的情况为基准。配线基板2具有绝缘树脂基材作为绝缘基材6。在绝缘基材6的上表面，设置着具有成为与半导体芯片3的电性连接部的内部连接端子7的第I配线层。在绝缘基材6的下表面，设置着具有成为与外部设备等的电性连接部的外部连接端子8的第2配线层。在第I及第2配线层上,分别形成着阻焊层9。配线基板2也可以为娃中介层(silicon interposer)等。第I配线层与第2配线层是例如经由以贯通绝缘基材6的方式设置的通孔(未图示)而电性连接。第I及第2配线层或包含通孔的配线基板2的配线网具有在绝缘基材6的侧面露出一部分的接地配线。在图2中表示形成在绝缘基材6的内部的固体膜状(或网状膜状)的接地配线10。接地配线10是防止无用电磁波经由配线基板2而泄漏至外部。接地配线10的端部在绝缘基材6的侧面露出。接地配线10的从绝缘基材6露出的部分成为与导电性屏蔽层5的电性连接部。此处表示固体膜状的接地配线10，但接地配线10的形状并不限定于此。从绝缘基材6的侧面露出一部分的接地配线也可以为通孔。在使作为接地配线的通孔从绝缘基材6的侧面露出的情况下，为了使露出面积增大，优选的是将通孔的至少一部分在绝缘基材6的厚度方向切断，使该切断面在绝缘基材6的侧面露出。在配线基板2的第I面2a上，搭载着半导体芯片3。半导体芯片3经由接着层11而接着在配线基板2的第I面2a。设置在半导体芯片3的上表面的电极垫12是经由A当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体装置的制造方法，其特征在于包括如下步骤：准备多个被处理物，所述多个被处理物包括配线基板、搭载在所述配线基板上的半导体芯片、以及以将所述半导体芯片密封的方式设置在所述配线基板上的密封树脂层；准备托盘，所述托盘包括多个被处理物收纳部、以及分别设置在所述多个被处理物收纳部内的于底部不包含贯通部分的凹陷部；以将所述配线基板的侧面的至少一部分与所述密封树脂层露出的方式，将所述被处理物分别配置在所述托盘的所述多个被处理物收纳部内；以及将收纳着所述多个被处理物的所述托盘载置在溅镀装置的平台上，且对所述多个被处理物溅镀金属材料，由此形成覆盖所述密封树脂层的上表面及侧面与所述配线基板的侧面的至少一部分的导电性屏蔽层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：后藤善秋，井本孝志，渡部武志，高野勇佑，赤田裕亮，唐金祐次，冈山良徳，柳田明彦，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：日本;JP