一种阵列基板及其制备方法、显示装置制造方法及图纸

本发明专利技术的实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可有效减少TFT阵列基板在制造过程中发生的静电放电，提高产品良率。该阵列基板的制备方法，包括形成薄膜晶体管以及信号线，还包括形成信号线连通线，其中，所述信号线连通线至少将同一类信号线电连接；在所述阵列基板制程的最后一层膜层制作完成前，所述方法还包括：在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处刻蚀出过孔，所述过孔用于断开所述信号线之间的电连接。用于阵列基板，显示装置的制造。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种阵列基板及其制备方法、显示装置。
技术介绍
在薄膜晶体管(Thin-Film Transistor，简称TFT)阵列基板的制作过程中，常会有静电累积的现象产生，且由于显示的需求，选用绝缘性质的玻璃基板，导致在制作过程中产生的静电累积无法消除，因而容易引起静电放电(Electro-Static Discharge，简称ESD)的问题，造成阵列基板性能下降甚至被破坏，从而降低产品良率。具体的，在薄膜晶体管制作过程中，一些制程环境会产生静电的累积，如:化学气相沉积(Chemical Vapor phase Deposit1n，简称 CVD)、派射(sputtering)或干法刻蚀等等离子体相关制程。另外，还在一些制程转换或基板传输的过程中，也会有来自于外界的静电产生。由于绝缘的玻璃基板无法自行将静电累积消除，因此，在阵列基板上的导体部分将形成明显的电位差异，一旦发生静电放电，瞬间产生的高电压或高电流则会造成阵列基板上的半导体层或者金属走线的性能下降甚至被破坏。
技术实现思路
本专利技术的实施例提供一种阵列基板及其制备方法、显示装置，可有效减少TFT阵列基板在制造过程中发生的静电放电，提尚广品良率。为达到上述目的，本专利技术的实施例采用如下技术方案:一方面，提供一种阵列基板的制备方法，包括形成薄膜晶体管以及信号线，还包括形成信号线连通线，其中，所述信号线连通线至少将同一类信号线电连接；在所述阵列基板制程的最后一层膜层制作完成前，所述方法还包括:在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处刻蚀出过孔，所述过孔用于断开所述信号线之间的电连接。优选的，所述信号线包括栅线和数据线，所述信号线连通线包括栅线连通线和数据线连通线；其中，至少一根所述栅线连通线将所有所述栅线电连接，至少一根所述数据线连通线将所有所述数据线电连接。进一步优选的，所述栅线连通线为两根，分别位于显示区域两侧的周边区域，且均与所述栅线电连接；所述数据线连通线为两根，分别位于显示区域两侧的周边区域，且均与所述数据线电连接。优选的，所述栅线连通线和所述数据线连通线与所述栅线通过同一次构图工艺形成；或者，所述栅线连通线和所述数据线连通线与所述数据线通过同一次构图工艺形成；或者，所述栅线连通线与所述栅线通过同一次构图工艺形成，所述数据线连通线与所述数据线通过同一次构图工艺形成。优选的，所述方法还包括:将所述栅线连通线和所述数据线连通线电连接。 基于上述，优选的，对绝缘材料的刻蚀采用干法刻蚀，对金属材料的刻蚀采用湿法刻蚀。另一方面，提供一种阵列基板，包括薄膜晶体管以及信号线，还包括信号线连通线；其中，在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处设置多个过孔，所述过孔用于断开所述信号线之间的电连接。优选的，所述信号线包括栅线和数据线，所述信号线连通线包括栅线连通线和数据线连通线；其中，在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处设置多个过孔，所述过孔用于断开所述信号线与所述信号线连通线的电连接，包括:在所述栅线连通线上或所述栅线靠近所述栅线连通线的位置处设置多个第一过孔，所述第一过孔用于断开所述栅线之间的电连接；在所述数据线连通线上或所述数据线靠近所述数据线连通线的位置处设置多个第二过孔，所述第二过孔用于断开所述数据线之间的电连接。进一步优选的，所述栅线连通线为两根，且分别位于显示区域两侧的周边区域；其中，所述第一过孔用于断开经每根栅线连通线连接的所述栅线之间的电连接；所述数据线连通线为两根，且分别位于显示区域两侧的周边区域；其中，所述第二过孔用于断开经每根数据线连通线连接的所述数据线之间的电连接。优选的，所述栅线连通线和所述数据线连通线与所述栅极同层设置；或者，所述栅线连通线和所述数据线连通线与所述数据线同层设置；或者，所述栅线连通线与所述栅线同层设置，所述数据线连通线与所述数据线同层设置。再一方面，提供一种显示装置，包括上述的阵列基板。本专利技术的实施例提供一种阵列基板及其制备方法、显示装置，只要在信号线上聚集了电荷，便可以通过所述信号线连通线把聚集的电荷分散到与之连接的所有信号线上，这样，虽然在不相连接的信号线之间会产生电势差，但是不会存在由于电荷聚集到某个信号线上而导致该信号线与不相连的其他信号线存在较大的电位差异而发生静电放电，因而本专利技术实施例可有效减少TFT阵列基板在制造过程中发生的静电放电，提高产品良率。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种信号线连通线与信号线连接的结构示意图一；图2为本专利技术实施例提供的一种信号线连通线与信号线连接的结构示意图二；图3为本专利技术实施例提供的一种信号线连通线与信号线连接的结构示意图三；图4为本专利技术实施例提供的一种制备阵列基板的流程示意图；图5为本专利技术实施例提供的一种制备阵列基板的过程示意图一；图6a为沿图5中AA’的剖视示意图；图6b为沿图5中BB’的剖视示意图；图7为本专利技术实施例提供的一种制备阵列基板的过程示意图二 ；图8为本专利技术实施例提供的在数据线连通线上方包括多层结构的绝缘层时对数据线连通线刻蚀的过程示意图。附图标记:01-显示区域；02_周边区域；10_栅线；11_栅线连通线；20_数据线；21_数据线连通线；30_栅绝缘层；31_第三过孔；40_第一保护层；41_第四过孔；50_第一过孔；60_第二过孔。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例提供了一种阵列基板的制备方法，包括形成薄膜晶体管以及信号线，还包括形成信号线连通线，其中，所述信号线连通线至少将同一类信号线电连接；在所述阵列基板制程的最后一层膜层制作完成前，所述方法还包括:在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处刻蚀出过孔，所述过孔用于断开所述信号线之间的电连接。需要说明的是，第一，不对所述信号线的类型进行限定，只要是形成在所述阵列基板上且可能与其他导电体产生静电放电的信号线均可。例如:所述信号线可以是栅线，或者是数据线，或者是公共电极线等。其中，本专利技术实施例中将起相同作用的一类信号线称为同一类信号线，例如将所有栅线称为同一类信号线，将所有数据线称为当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种阵列基板的制备方法，包括形成薄膜晶体管以及信号线，其特征在于，还包括形成信号线连通线，其中，所述信号线连通线至少将同一类信号线电连接；在所述阵列基板制程的最后一层膜层制作完成前，所述方法还包括：在所述信号线连通线上或所述信号线靠近所述信号线连通线的位置处刻蚀出过孔，所述过孔用于断开所述信号线之间的电连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：李全虎，李永谦，王龙彦，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11