用于半导体器件的互连结构制造技术

本发明专利技术提供了用于半导体器件的互连结构。提供了互连件以及形成半导体器件的互连件的方法。形成具有不同宽度的导线。在设计包括覆盖通孔的地方使用较宽的导线，以及在不包括覆盖通孔的地方使用较窄的导线。形成覆盖介电层，并且形成沟槽和通孔以延伸穿过覆盖介电层到达较宽的导线。可以与诸如较窄导线的所选导线相邻地形成空隙或气隙。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及半导体器件。
技术介绍
在集成电路领域中，已知用于形成互连结构(包括金属线和通孔)的通用方法为“镶嵌”。通常，该方法涉及在介电层中形成开口，其中介电层分离垂直隔开的金属层。通常使用光刻和蚀刻技术来形成开口。在形成之后，用铜或铜合金来填充开口。然后，通过化学机械抛光(CMP)来去除介电层表面上过量的铜。剩余的铜或铜合金形成通孔和/或金属线。通常在镶嵌结构中使用铜，这是因为其电阻率较低。通常，互连结构由多个金属化层形成，每个金属化层均包括多条铜线。不同金属化层中的铜线通过通孔互连。虽然通常由于低电阻率而使用铜，但也可以使用其他材料。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种形成集成电路结构的方法，所述方法包括:在衬底上方形成多条导线，所述多条导线中的第一导线宽于所述多条导线中的第二导线；在所述多条导线上方形成介电层；以及形成连接至所述第一导线的通孔，而没有通孔直接连接至所述第二导线。在该方法中，在覆盖所述衬底的所述第一介电层中形成所述多条导线。在该方法中，所述第一导线的宽度为所述第二导线的宽度的1.03倍至3倍。该方法还包括:与所述第二导线相邻地形成气隙。在该方法中，形成所述气隙包括干蚀刻工艺、湿蚀刻工艺或汽相蚀刻工艺。在该方法中，所述气隙的至少一部分与所述第二导线间隔开。在该方法中，所述气隙的宽度在所述气隙的上边界下方增加。根据本专利技术的另一方面，提供了一种形成集成电路结构的方法，所述方法包括:在第一介电层中形成第一导电元件和第二导电元件，所述第一导电元件的第一宽度大于所述第二导电元件的第二宽度；在所述第一导电元件和所述第二导电元件上方形成第二介电层；以及形成穿过所述第二介电层接触所述第一导电元件的通孔，具有所述第二宽度的所述第二导电元件整体被所述第二介电层覆盖。在该方法中，所述第一宽度为所述第二宽度的1.03倍至3倍。该方法还包括:与所述第二导电元件相邻地形成气隙。在该方法中，形成所述气隙包括干蚀刻工艺、湿蚀刻工艺或汽相蚀刻工艺。在该方法中，所述气隙具有锥形侧壁，使得所述气隙的侧壁远离所述第二导电元件延伸。在该方法中，所述气隙包括扩展区域，其宽度大于所述气隙的开口。根据本专利技术的又一方面，提供了一种半导体器件，包括:衬底，其上具有第一介电层；多条宽导线，位于所述第一介电层中；窄导线，位于所述第一介电层中；第二介电层，覆盖所述第一介电层；以及通孔，延伸穿过所述第二介电层到达所述多条宽导线中的对应导线，所述窄导线被所述第二介电层覆盖。在该半导体器件中，所述窄导线夹置在所述多条宽导线中的第一宽导线和第二宽导线之间。该半导体器件还包括:位于所述窄导线的相对侧的气隙。在该半导体器件中，所述气隙具有锥形侧壁，所述第一介电层的一部分夹置在每个气隙的一部分和所述窄导线之间。 在该半导体器件中，每个气隙均在所述第一介电层的上表面处具有第一宽度以及在所述第一介电层的上表面下方的第一距离处具有第二宽度，所述第二宽度大于所述第一宽度。在该半导体器件中，所述气隙的侧壁包括所述窄导线的侧壁。在该半导体器件中，所述多条宽导线的宽度为所述窄导线的1.03倍至3倍。【附图说明】为了更好地理解本专利技术及其优点，现在，将结合附图所进行的以下描述作为参考，其中:图1至图6示出了根据实施例的半导体器件的制造的各个中间阶段；图7至图10示出了根据实施例的另一半导体器件的制造的各个中间阶段；图1lA和图1lB是实施例的平面图；以及图12是示出根据实施例的形成半导体器件的方法的流程图。【具体实施方式】以下详细讨论所公开的实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种特定环境下实现的可应用的专利技术概念。所讨论的具体实施例仅仅是制造和使用本专利技术的特定方式，并不用于限制本专利技术。提供了用于在集成电路的金属化层中形成金属部件的方法。示出了制造本专利技术实施例的中间阶段。在各个示图和所示的实施例中，类似的参考标号用于表示类似(或相同)的元件。如以下更详细讨论的，导线被形成为具有不同的宽度。在期望覆盖通孔的地方使用较宽的导线。较宽的导线减少了电子迀移并帮助减少或防止空隙形成。在省略覆盖通孔的地方使用较窄的导线。此外，在其他实施例中，会与较窄的导线相邻地形成空隙，从而在导线之间提供附加绝缘。图1至图6示出了根据实施例的形成半导体器件的方法的各个中间阶段。首先参照图1，示出了衬底102具有形成在其上的电路(统一由电路104示出)。衬底102可包括例如掺杂或非掺杂的体硅或者绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘层上的半导体材料层(诸如硅)。例如，绝缘层可以为隐埋氧化物(BOX)层或氧化硅层。绝缘层设置在衬底(其通常为硅或玻璃衬底)上。还可以使用诸如多层或梯度衬底的其他衬底。形成在衬底102上的电路104可以为适合于特定应用的任何类型的电路。例如，电路104可包括各种N型金属氧化物半导体(NMOS)和/或P型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、光电二极管、熔丝等，它们被互连以执行一种或多种功能。功能可包括存储结构、处理结构、传感器、放大器、功率分配、输入/输出电路等。本领域技术人员应该理解，仅为了说明的目的而提供上述实例以进一步解释本专利技术的应用，并不以任何方式来限制本专利技术。可以针对给定的应用适当地使用其他电路。此外，图1还示出了第一介电层106，诸如层间介电(ILD)层。通过本领域已知的任何适当方法(诸如旋涂、化学汽相沉积(CVD)和等离子体增强CVD(PECVD))，第一介电层106可以例如由低K介电材料形成，诸如掺磷硅玻璃(PSG)、掺硼磷硅玻璃(BPSG)、氟化硅玻璃(FSG)、S1xCy、旋涂玻璃、旋涂聚合物、碳化硅材料、它们的化合物、它们的组合物、它们的组合等。应该注意，第一介电层106可包括多个介电层。穿过第一介电层106形成接触件108以提供与电路104的电接触。例如可以通过使用光刻技术来形成接触件108，以在第一介电层106上沉积和图案化光刻胶材料，从而露出第一介电层106的将变成接触件108的部分。诸如各向异性干蚀刻工艺的蚀刻工艺可用于在第一介电层106中创建开口。开口可以加衬有扩散阻挡层和/或粘合层(未示出)，并且填充有导电材料。扩散阻挡层包括TaN、Ta、TiN, T1、Coff等的一层或多层，并且导电材料包括铜、钨、铝、银和它们的组合等，从而形成图1所示的接触件108。诸如金属间介电(IMD)层的第二介电层110形成在第一介电层106上方。通常，ILD和MD层(诸如第一介电层106和第二介电层110)以及相关联的金属化层用于将电路互连并且提供外部电连接。第二介电层110可由低K介电材料形成，诸如通过PECVD技术或高密度等离子体化学汽相沉积(HDPCVD)等所形成的FSG，并且可以包括中间蚀刻停止层。ILD层和/或MD层可由低K介电材料(介电常数小于二氧化硅)、超低k介电材料(介电常数小于约2.9)或者甚至极低k介电材料(介电常数小于约2.5)等形成。还应该注意，一个或多个蚀刻停止层(未示出)当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种形成集成电路结构的方法，所述方法包括：在衬底上方形成多条导线，所述多条导线中的第一导线宽于所述多条导线中的第二导线；在所述多条导线上方形成介电层；以及形成连接至所述第一导线的通孔，而没有通孔直接连接至所述第二导线。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：丁致远，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71