通孔的形成方法技术

本发明专利技术提供了一种通孔的形成方法，包括：提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔；沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层，所述第一通孔的底部距离刻蚀停止层不超过10μm。采用本发明专利技术的方法，可以形成具有高深宽比的通孔，并有效避免在通孔形成过程中产生钻蚀（notching），进而提高器件的生产良率。

【技术实现步骤摘要】
通孔的形成方法
本专利技术涉及半导体
，尤其涉及一种通孔的形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展，两层以上的多层金属互连技术广泛使用。三维集成电路是利用先进的晶片堆叠技术制备而成，其是将具有不同功能的芯片堆叠成具有三维结构的集成电路（IC）。相较于二维结构的集成电路，三维集成电路信息传递路径缩短，运作速度加快，且功耗低。目前，利用现代电子封装技术实现高密度的三维集成，已经成为微机电系统（MEMS）集成的重要技术途径。在众多的三维集成堆叠技术中，硅通孔（Through-Silicon-Via,TSV）技术具有实现高密度、高深宽比（highaspectratio）连接的优势,成为半导体工艺中的重要一环。因此，需要一种制作通孔的方法。
技术实现思路
本专利技术解决的技术问题是提供一种通孔的形成方法，以防止在通孔形成过程中产生钻蚀（notching）。本专利技术的实施例提供了一种通孔的形成方法，包括：提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔，所述第一通孔的底部距离刻蚀停止层不超过10μm；以及沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层。其中，所述第二刻蚀工艺比第一刻蚀工艺相比，减小了刻蚀去除衬底材料的能力，同时保证了通孔的垂直轰击能力，减小对通孔侧壁的影响。可选地，所述第二刻蚀工艺的工艺参数包括：反应腔压强在1-300mtorr之间，所述反应温度0-60℃之间，所述反应气体采用SF6、O2和CF4，其中所述SF6气体流量在50-1000sccm之间，所述O2气体流量在10-800sccm之间，所述CF4气体流量在10-800sccm之间。可选地，所述第一刻蚀工艺包括多个间隔进行的第三刻蚀步骤，所述第三刻蚀步骤刻蚀的深度小于所述第一深度。可选地，所述第三刻蚀步骤的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。可选地，每两个第三刻蚀步骤之间包括在形成的通孔侧壁和底部形成保护层、以及去除通孔底部保护层的步骤。可选地，所述形成保护层的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，所述反应气体采用SF6以及C4F8，其中所述SF6气体流量在10-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。可选地，所述去除通孔底部的保护层的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度在0-60℃之间，反应气体采用SF6以及C4F8，其中所述SF6气体流量在50-1000sccm之间，所述C4F8气体流量在10-1000sccm之间。可选地，所述衬底包括硅材料。可选地，所述刻蚀停止层包括氧化硅材料。与现有技术相比，本专利技术分别采用两种不同的刻蚀工艺完成整个通孔的刻蚀，并且在第一刻蚀工艺完成后预留不超过10μm的衬底给第二刻蚀工艺进行刻蚀，所述第二刻蚀工艺比第一刻蚀工艺相比，减小了刻蚀去除衬底材料的能力，同时保证了通孔的垂直轰击能力，减小对通孔侧壁的影响，采用本专利技术所述的通孔形成方法可以有效避免在通孔形成过程中产生钻蚀（notching）。本专利技术的第一刻蚀工艺由多个间隔进行的第三刻蚀步骤组成，并且在每两个第三刻蚀步骤之间还包括在形成的通孔侧壁和底部形成保护层、以及去除通孔底部保护层的步骤，因此，采用本专利技术所述的通孔形成方法可以形成具有高深宽比的通孔。此外，本专利技术还通过优化刻蚀工艺参数，既避免产生钻蚀（notching）现象，又可以获得垂直形貌良好的通孔，进而改善器件的生产良率。附图说明图1是通孔形成过程中产生钻蚀（notching）现象的原理示意图；图2-图8是本专利技术实施例一种通孔的形成方法的中间结构示意图；图9是本专利技术实施例一种通孔的形成方法的流程图。具体实施方式为详细说明本专利技术的
技术实现思路
、构造特征、所实现目的及效果，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其他不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。参考图1，可以采用以下方法形成通孔：提供衬底，所述衬底包括层间介质层1，器件层2，其中所述层间介质层1的材质通常为氧化硅，所述器件层2的材质通常为硅，所述器件层2上形成有多个半导体器件（未图示）；在所述衬底上形成图形化的掩膜层3，所述图形化的掩膜层3的开口对应于待形成的通孔的开口；采用等离子体刻蚀技术刻蚀器件层2以形成通孔。然而，如图1所示，现有技术中在进行等离子体刻蚀时，通常会在层间介质层1与器件层2的界面处，以及通孔底部的位置产生钻蚀4（notching）。图1示出了通孔形成过程中产生钻蚀现象的原理示意图。如图1所示，在等离子体轰击器件层2的过程中，刻蚀气体会分解为带正电的离子和带负电的电子，其中电子会积累在通孔的侧壁，而带正电的离子会不断向下轰击器件层2以去除硅材料，形成通孔。一方面，当刻蚀通孔到一定深度时，附着在通孔侧壁的电子会不断吸引轰击的带正电的离子，使得带正电的离子也向通孔的侧壁聚集，另一方面，为了保证刻蚀工艺的稳定性，通常会进行一定的过刻蚀，这样，当形成的通孔底部到达层间介质层1，此时由于等离子体刻蚀的高选择比，氧化硅材质的层间介质层1不受等离子体轰击的影响，因此，到达层间介质层1底部的带正电的离子将向通孔的侧壁聚集。综合上述的影响，聚集到通孔侧壁的带正电的离子将会去除一部分硅，从而产生图1所示的钻蚀4（notching）。上述钻蚀现象的形成，将直接影响后续在硅通孔中进行化学气相沉积（CVD）的形貌，从而导致漏电流的产生，降低半导体器件的成品率。本专利技术提供一种通孔的形成方法，利用该方法，可以既获得具有高深宽比的硅通孔，又避免在硅通孔的底部产生钻蚀（notching）的缺陷。请结合参考图2至图8和图9，图2至图8是本专利技术实施例中通孔的形成方法的中间结构剖面示意图。参考图9和图2，步骤101，提供衬底10，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层20；所述衬底10的材质可以为半导体衬底材料，例如硅、硅锗等。所述衬底10内形成有半导体器件，所述半导体器件在形成硅通孔之后，与外界进行电性互连。所述刻蚀停止层20的材质可以包括氧化硅等。参考图9和图3，步骤102，在所述衬底10上形成具有开口的掩膜层30；具体的，在所述衬底10的第二表面上形成覆盖所述衬底10的掩膜层，所述掩膜层的厚度需要满足后续在刻蚀硅通孔的过程中阻止反应气体的扩散，以保护衬底10的表面不被损坏。可选的，所述掩膜层可以为氮化硅。然后，图形化所述掩膜层，形成开口，所述开口定义出待形成的硅通孔的位置。接下来，可以采用第一刻蚀工艺刻蚀所述衬底10以形成硅通孔，该第一刻蚀工艺又可以进一步包括“刻蚀、沉积、清本文档来自技高网...

【技术保护点】
一种通孔的形成方法，其特征在于，包括：提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔，所述第一通孔的底部距离刻蚀停止层不超过10μm；以及沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层。

【技术特征摘要】
1.一种通孔的形成方法，其特征在于，包括：提供衬底，所述衬底包括相对的第一表面和第二表面，所述衬底的第一表面形成有刻蚀停止层；在所述衬底的第二表面上形成掩膜层，所述掩膜层中形成有开口；沿所述开口、采用第一刻蚀工艺刻蚀所述衬底至第一深度形成第一通孔，所述第一通孔的底部距离刻蚀停止层不超过10μm；以及沿所述第一通孔、采用第二刻蚀工艺刻蚀所述衬底至刻蚀停止层；其中，所述第二刻蚀工艺的反应腔压强大于所述第一刻蚀工艺的反应腔压强；所述第二刻蚀工艺的射频功率大于所述第一刻蚀工艺的射频功率；所述第一刻蚀工艺的反应气体采用SF6以及C4F8，所述第二刻蚀工艺的反应气体采用SF6、O2和CF4；所述第二刻蚀工艺的反应气体SF6的气体流量小于所述第一刻蚀工艺的反应气体SF6的气体流量。2.如权利要求1所述的方法，其特征在于，所述第二刻蚀工艺的工艺参数包括：反应腔压强在1-300mtorr之间，反应温度0-60℃之间，所述反应气体采用SF6、O2和CF4，其中所述SF6气体流量在50-1000sccm之间，所述O2气体流量在10-800sccm之间，所述CF4气体流量在10-800sccm之间。3.如权利要求1所述的方法，其特征在于，所述第一刻蚀工艺包括多个间隔进行的第三刻蚀步骤，所述第三刻蚀步骤刻蚀的深度...

【专利技术属性】
技术研发人员：倪梁，汪新学，伏广才，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31