一种形成通孔的方法技术

本发明专利技术提供了一种形成通孔的方法，包括提供前端器件层；在前端器件层的表面沉积刻蚀停止层；在刻蚀停止层的表面形成层间介质层；在层间介质层的表面形成硬掩膜层；在硬掩膜层的表面形成抗反射层；在所述抗反射层的表面形成光刻胶层；采用曝光显影工艺，形成具有开口图案的光刻胶层；对具有开口图案的光刻胶层进行等离子体放电处理；以具有开口图案的光刻胶层为掩膜，依次刻蚀抗反射层、硬掩膜层和层间介质层，直到刻蚀到刻蚀停止层为止。根据本发明专利技术，能够解决由于光刻胶开口处残余物的存在导致刻蚀后形成的通孔的关键尺寸与设定值不一致的问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺，特别涉及形成通孔的方法。
技术介绍
集成电路制造工艺是一种平面制作工艺，其结合光刻、刻蚀、沉积、离子注入等多种工艺，在同一衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能，其中，任何一步工艺出现偏差，都可能会导致电路的性能参数偏离设计值。以通孔的形成方法为例，半导体制作过程中常需要制作大量的通孔，以在两层以上的导电层中形成互连线。通孔的形成质量对于电路的性能影响很大，尤其对于65nm以下工艺，如果其工艺结果出现偏差，将会导致电路的电性能变差，严重时器件将不能正常工作。现有的工艺中，形成通孔的方法如图IA至IB所示。如图IA所示，首先在衬底101上沉积一层刻蚀停止层102，在65nm以下工艺中，该刻蚀停止层102通常会采用碳化硅。在刻蚀停止层102上沉积介质层103，该层要求为低 k(介电常数)的介质材料层，通常可以是利用化学气相沉积(CVD)方法形成的氧化硅材料。 在介质层103的表面形成硬掩膜层104，在硬掩膜层104的表面形成底部抗反射涂层105， 然后在该底部抗反射涂层105的表面涂敷一层光刻胶层，通过曝光显影方法形成具有图本文档来自技高网...

【技术保护点】
艺，形成具有开口图案的光刻胶层；对所述具有开口图案的光刻胶层进行等离子体放电处理；以所述具有开口图案的光刻胶层为掩膜，依次刻蚀所述抗反射层、所述硬掩膜层和所述层间介质层，直到刻蚀到所述刻蚀停止层为止。１．一种形成通孔的方法，包括：提供前端器件层；在所述前端器件层的表面沉积刻蚀停止层；在所述刻蚀停止层的表面形成层间介质层；在所述层间介质层的表面形成硬掩膜层；在所述硬掩膜层的表面形成抗反射层；在所述抗反射层的表面形成光刻胶层；采用曝光显影工

【技术特征摘要】
1.一种形成通孔的方法，包括 提供前端器件层；在所述前端器件层的表面沉积刻蚀停止层；在所述刻蚀停止层的表面形成层间介质层；在所述层间介质层的表面形成硬掩膜层；在所述硬掩膜层的表面形成抗反射层；在所述抗反射层的表面形成光刻胶层；采用曝光显影工艺，形成具有开口图案的光刻胶层；对所述具有开口图案的光刻胶层进行等离子体放电处理；以所述具有开口图案的光刻胶层为掩膜，依次刻蚀所述抗反射层、所述硬掩膜层和所述层间介质层，直到刻蚀到所述刻蚀停止层为止。2.如权利要求1所述的方法，其特征在于，所述抗反射层是底部抗反射层或者包括形成于所述硬掩膜层上的第一底部抗反射层、形成于所述第一底部抗反射层上面的低温氧化层以及形成于所述低温氧化层上面的第二底部抗反射层。3.如权利要求1所述的方法，其特征在于，所述等离子放电处理为先采用N2和H2的混合气体进行放电处理再单独采用队进行放电处理。4.如权利要求3所述的方法，其特征在于，所述混合气体中N2的流速为10 lOOsccm， H2的流速为50 200sccm，放电功率为200 1000W，放电时间为10 25秒。5....

【专利技术属性】
技术研发人员：符雅丽，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31