制作高k金属栅晶体管的接触孔的方法技术

本发明专利技术公开了一种制作高k金属栅晶体管的接触孔的方法，包括：提供半导体衬底，所述半导体衬底上形成有高k金属栅晶体管；在所述半导体衬底上形成覆盖所述高k金属栅晶体管的层间介电层；对所述层间介电层进行图案化，以形成仅露出所述半导体衬底的表面上的有源区的第一接触孔；以及采用强酸溶液进行清洗工艺。本发明专利技术提供的方法在层间介电层中仅形成露出半导体衬底的表面上的有源区的第一接触孔，并利用强酸溶液进行清洗，因此可以有效地去除掉落在器件上的金属聚集物，同时避免对金属栅极产生影响。

【技术实现步骤摘要】
制作高k金属栅晶体管的接触孔的方法
本专利技术涉及半导体制造工艺，尤其涉及一种制作高k金属栅晶体管的接触孔的方法。
技术介绍
随着半导体元件尺寸持续微缩，传统方法中利用降低栅极层间介电层，例如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的隧穿效应（tunnelingeffect）而导致漏电流过大的物理限制。为了逻辑元件的发展，高介电常数（以下简称为高k）材料因具有可有效降低物理极限厚度，并且在相同的等效氧化厚度（equivalentoxidethickness，EOT）下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以取代传统二氧化硅层或氮氧化硅层作为栅极层间介电层。传统的栅极材料多晶硅则面临硼穿透（boronpenetration）效应，导致元件效能降低等问题；且多晶硅栅极更遭遇难以避免的耗尽效应（depletioneffect），使得等效的栅极层间介电层厚度增加、栅极电容值下降，进而导致元件驱动能力的衰退等困境。针对此问题，半导体业界更提出以新的栅极材料，例如利用具有功函数（workfunction）金属层的金属栅极来取代传统的多晶硅栅极，用以作为匹配高k层间介电层的控制电极。如图1所示，衬底100上形成有金属栅极110，衬底100中形成源极和漏极（均未示出）。接触孔140和150在有源区的上方形成在层间介电层130中，其中接触孔150由金属栅110与SiGe层120共用。为了增加有源区与接触孔140和150内将填充的金属之间的接触电阻，通常在衬底100的有源区上形成有NiSi，但是在采用等离子体对层间介电层130进行刻蚀至NiSi中时，Ni的聚集物会从刻蚀腔室内掉落在器件上，掉落下来的Ni的聚集物160封住了接触孔140的开口。目前，在接触孔140和150内填充金属之间通常会对器件进行清洗，为了避免清洗过程损坏金属栅极110，所选用的清洗剂大多为弱酸性的清洗剂，然而这些清洗剂对Ni的聚集物160不起作用，这样会导致接触孔140内无法填充金属。因此，为了解决该问题，本专利技术提供一种制作高k金属栅晶体管的接触孔的方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中存在的问题，本专利技术提出了一种制作高k金属栅晶体管的接触孔的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有高k金属栅晶体管；b）在所述半导体衬底上形成覆盖所述高k金属栅晶体管的层间介电层；c）对所述层间介电层进行图案化，以形成仅露出所述半导体衬底的表面上的有源区的第一接触孔；以及d）采用强酸溶液进行清洗工艺。优选地，所述方法在所述d）步骤之后还包括：e）在所述层间介电层中形成露出所述高k金属栅晶体管的栅极的第二接触孔。优选地，所述第一接触孔中与所述第二接触孔相邻的第一接触孔与所述第二接触孔连通，以形成共享接触孔。优选地，所述第二接触孔的底部未到达所述半导体衬底的表面。优选地，所述e）步骤包括：在所述第一接触孔内和所述层间介电层上形成牺牲层；以及对所述牺牲层和所述层间介电层进行图案化以形成所述第二接触孔。优选地，所述方法在所述e）步骤之后还包括：进行清洗工艺，以去除所述牺牲层。优选地，所述牺牲层为有机材料。优选地，所述待连接区域上形成有金属硅化物。优选地，所述强酸溶液为硫酸溶液或SPM溶液。本专利技术提供的方法在层间介电层中仅形成露出半导体衬底的表面上的有源区的第一接触孔，并利用强酸溶液进行清洗，因此可以有效地去除掉落在器件上的金属聚集物，同时避免对金属栅极产生影响。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1为现有技术的在具有高k金属栅极晶体管的器件上制作完接触孔的示意图；图2是根据本专利技术一个实施方式制作高k金属栅晶体管的接触孔的工艺流程图；以及图3A-3F为根据本专利技术一个实施方式制作高k金属栅晶体管的接触孔的工艺流程中各步骤所获得的器件的剖视图。具体实施方式接下来，将结合附图更加完整地描述本专利技术，附图中示出了本专利技术的实施例。但是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。图2是根据本专利技术一个实施方式制作高k金属栅晶体管的接触孔的工艺流程图，图3A-3F为根据本专利技术一个实施方式制作高k金属栅晶体管的接触孔的工艺流程中各步骤所获得的器件的剖视图。下面将结合图2和图3A-3N来详细说明本专利技术的方法。首先，执行步骤201，提供半导体衬底，该半导体衬底上形成有高k金属栅晶体管。如图3A所示，提供半导体衬底300。半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。半导体衬底300上可以被定义有源区。此外，在半导体衬底300中可以形成有隔离结构（未示出），所述隔离结构为浅沟槽隔离（STI）结构或者局部氧化硅（LOCOS）隔离结构等。为了简化，此处仅以一空白来表示半导体衬底300。半导体衬底300上形成有高k金属栅晶体管，其包括形成在半导体衬底300表面上的金属栅极310、位于半导体衬底300中的源极和漏极（均未示出）。此外，金属栅极310两侧还可以形成有间隙壁。金属栅极310可以包括位于半导体衬底上的高k介电层和位于高k介电层上的栅极材料层。栅极材料层可以包括金属层以及包围金属层的功函数层。由于高k金属栅晶体管已经为本领域所已知，因此，不再对高k金属栅晶体管进行详细描述。在半导体衬底300上具有有源区，在有源区中的待连接区域（例如区域A）的上方可以制作接触孔。优选地，为了将肖特基接触转变为欧姆接触，以降低接触电阻，优选地，待连接区域A上形成有金属硅化物330。该金属硅化物330优选地是通过自对准的方式形成的。金属硅化物330可以为NiSi。有源区内的待连接区域A可以为高k金属栅晶体管的源极、漏极和/或其它待连接器件的结构。当高k金属栅晶体管为PMOS晶体管时，其源/漏区域内可以形成有SiGe应力层320，用于增强PMOS的载流子的迁移率。接着，执行步骤202，在半导体衬底上形成覆盖高k金属栅晶体管的层间介电层。如图3B所示，层间介电层340覆盖了高k金属栅晶体管。层间介电层340可以包含由高深宽比（HARP）和/或高密度等离子体（HDP）沉积工艺形成的氧化物。在本文档来自技高网...

【技术保护点】
一种制作高k金属栅晶体管的接触孔的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有高k金属栅晶体管；b）在所述半导体衬底上形成覆盖所述高k金属栅晶体管的层间介电层；c）对所述层间介电层进行图案化，以形成仅露出所述半导体衬底的表面上的有源区的第一接触孔；以及d）采用强酸溶液进行清洗工艺。

【技术特征摘要】
1.一种制作高k金属栅晶体管的接触孔的方法，包括：a)提供半导体衬底，所述半导体衬底上形成有高k金属栅晶体管；b)在所述半导体衬底上形成覆盖所述高k金属栅晶体管的层间介电层；c)对所述层间介电层进行图案化，以形成仅露出所述半导体衬底的表面上的有源区的第一接触孔；d)采用强酸溶液进行清洗工艺；e)在所述层间介电层中形成露出所述高k金属栅晶体管的栅极的第二接触孔，所述第一接触孔中与所述第二接触孔相邻的第一接触孔与所述第二接触孔连通，以形成共享接触孔。2.如权利要求1所述的方法，其特征在于，所述第二接触孔的底部未到达所...

【专利技术属性】
技术研发人员：韩秋华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31