通过包含聚合物膜的掺杂剂掺杂基材制造技术

通过包含聚合物膜的掺杂剂掺杂基材。本文公开了一种用于掺杂基材的方法，所述方法包括在基材上设置包含含掺杂剂聚合物和非极性溶剂的组合物的涂层；在750-1300℃的温度下退火1秒至24小时，以使所述掺杂剂扩散到基材中；其中所述含掺杂剂聚合物是具有共价结合的掺杂剂原子的聚合物，所述含掺杂剂聚合物不含氮和硅；所述方法不包括在退火步骤之前在涂层上形成氧化物封盖层的步骤。

【技术实现步骤摘要】
通过包含聚合物膜的掺杂剂掺杂基材
本专利技术涉及通过含掺杂剂的聚合物膜掺杂基材，所述聚合物膜被设置在基材上。专利技术背景将电子装置缩小为纳米级(尺寸小于100纳米(nm))的挑战之一是在小于10纳米的尺寸范围内实现半导体材料的受控掺杂。例如，随着晶体管栅极长度快速接近小于10纳米尺寸范围，使用纳米长度尺寸的高导电超浅结来缩小晶体管尺寸，从而实现更快的晶体管速度和更高的封装密度。此外，已提出的一系列小型化电子应用结合使用利用掺杂的纳米线结构模块或其他非平面导电纳米结构。现有的方法不适用于掺杂至小于10nm的深度。离子注入法包括用能替代基材晶格中硅原子的高能掺杂离子轰击硅基材。但是，该方法也会产生晶格中的点缺陷和空位，其与掺杂剂相互作用使结分布(junctionprofile)变宽，从而限制形成小于10nm的掺杂分布。此外，离子注入法与非平面的纳米结构材料不相容，这是因为能量离子很可能完全渗透通过纳米结构，而不保留在晶格中，并导致明显的晶体损坏。另一方面，当掺杂在小于10nm的深度进行时，常规的固源扩散法缺少控制和均一性。单层掺杂法克服了现有技术的缺点并实现高质量的小于5nm的掺杂分本文档来自技高网...

【技术保护点】
一种对基材进行掺杂的方法，该方法包括：在基材上设置组合物涂层，所述组合物包含含掺杂剂的聚合物和非极性溶剂；以及在750‑1300℃的温度对所述基材进行退火1秒至24小时，以使掺杂剂扩散到基材中；其中所述含掺杂剂的聚合物是具有共价结合的掺杂剂原子的聚合物；所述含掺杂剂的聚合物不含氮和硅；并且所述方法不包括在退火步骤之前在所述涂层上形成氧化物封盖层的步骤。

【技术特征摘要】
2013.08.21 US 13/972,3071.一种对基材进行掺杂的方法，该方法包括：在基材上设置组合物涂层，所述组合物包含含掺杂剂的聚合物和非极性溶剂；以及在750-1300℃的温度对所述基材进行退火1秒至24小时，以使掺杂剂扩散到基材中；其中所述含掺杂剂的聚合物是具有共价结合的掺杂剂原子的聚合物；所述含掺杂剂的聚合物不含氮和硅；并且所述方法不包括在退火步骤之前在所述涂层上形成氧化物封盖层的步骤。2.如权利要求1所述的方法，其特征在于，所述掺杂剂选自硼、磷、砷、铋、锑和镓。...

【专利技术属性】
技术研发人员：P·特雷福纳斯三世，R·A·赛格曼，M·L·霍弗瑞斯特，A·吉维，竹井邦晴，
申请(专利权)人：加利福尼亚大学董事会，罗门哈斯电子材料有限公司，
类型：发明
国别省市：美国;US